<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> virtex-Ⅱ

Virtex-6 HXT FPGA ML630:光傳輸網(wǎng)絡(luò )評估方案

  • Xilinx公司的Virtex-6 FPGA包括Virtex-6 LXT FPGA,Virtex-6 SXT FPGA和Virtex-6 HXT FPGA三個(gè)亞系列,采用40nm ExpressFabric和600MHz Clocking技術(shù),具有存儲器選擇如能和DDR3,QDRII+和RDLRAM存儲器接口,600MHz
  • 關(guān)鍵字: Virtex  FPGA  HXT  630    

賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開(kāi)始發(fā)貨

  • 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開(kāi)始發(fā)貨,該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統帶寬和面向市場(chǎng)優(yōu)化的 FPGA 資源完美結合在一起。Virtex-7 X690T FPGA,是7 系列產(chǎn)品中首款可滿(mǎn)足先進(jìn)高性能有線(xiàn)通信應用對低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴展、易于實(shí)現的芯片間串行接口;穩健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統各種不同的板間距,而且
  • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7  

基于Virtex 4的雷達導引頭信號處理機的設計與實(shí)現

  • 0 引言導彈主要依靠制導系統進(jìn)行制導,完成從發(fā)射到命中目標的全過(guò)程。制導系統一般利用地面制導雷達或彈載導引頭對目標進(jìn)行探測、參數計算、控制指令形成與傳輸、程序控制和伺服控制等。雷達導引頭是建立在雷達、自
  • 關(guān)鍵字: Virtex  雷達導引頭  信號處理機    

實(shí)時(shí)多任務(wù)系統µC/OS-Ⅱ在DSP上的移植

NI LabVIEW Virtex-5 FPGA具有哪些技術(shù)優(yōu)勢?

  • Virtex-5 FPGA架構經(jīng)優(yōu)化,可利用LabVIEW FPGA模塊中的單周期定時(shí)循環(huán)更快速、更有效地運行。實(shí)現FPGA芯片內部的數字邏輯的基本構建模塊被稱(chēng)為slice,每個(gè)slice由多個(gè)觸發(fā)器和查詢(xún)表(LUT)組成。上一代的Virtex-II FP
  • 關(guān)鍵字: LabVIEW  Virtex  FPGA  NI    

基于A(yíng)RM和μC/OS-Ⅱ的在線(xiàn)磷酸根離子監測儀設計

  • 摘要:基于火電廠(chǎng)磷酸根離子在線(xiàn)測量的精度和穩定性需要,該磷酸根離子監測儀是依據磷釩鉬黃分光光度法原理,采用 ...
  • 關(guān)鍵字: ARM  μCOS-Ⅱ  監測儀  磷酸根離子  

實(shí)時(shí)操作系統μC/OS-Ⅱ在單片機上的移植

  • 摘 要:主要討論了將μC/OS-Ⅱ實(shí)時(shí)操作系統在80196KC單片機上進(jìn)行移植的原理和方法,給出了一個(gè)以Tasking C為編 ...
  • 關(guān)鍵字: 80196KC  μC/OS-Ⅱ  TaskingC  

基于Virtex-6 PCIE核的DMA控制器設計

  • 應用于PCIE總線(xiàn)的DMA方式有兩種:系統(system)DMA和總線(xiàn)主控(bus master)DMA。系統DMA比較少見(jiàn),并且只有較少的北橋芯片和操作系統支持其應用;總線(xiàn)主控DMA是PCIE系統目前為止最常用的控制方式。本文參考了Xilinx的應用設計:應用于Virtex-6 FPGA PCIE核的DMA設計不完整,缺少數據FIFO,且復位后只能完成一次中斷的讀寫(xiě);應用于Virtex-5 FPGA PCIE核的DMA設計,可以實(shí)現ML555開(kāi)發(fā)板上DDR2內存與PC端內存間數據交換。但應用于Virte
  • 關(guān)鍵字: DMA  Virtex-6  

基于Virtex-4的DCM動(dòng)態(tài)重配置設計

  • Virtex-4系列FPGA是Xilinx公司推出的新一代大容量、高性能的FPGA。在Virtex-4系列FPGA內部最多集成了20個(gè)時(shí)鐘管理器DCM模塊,DCM提供了一個(gè)完整的可以供片內和片外使用的時(shí)鐘發(fā)生器。DCM使用完全數字延遲線(xiàn)技術(shù),允許高精度地控制時(shí)鐘的相位和頻率;使用完全的數字反饋系統,可以動(dòng)態(tài)補償由于溫度和電壓偏移引起的時(shí)鐘相位和頻率的偏差。DCM主要具有以下四個(gè)基本功能:數字時(shí)鐘同步、數字頻率合成、數字相位移動(dòng)、動(dòng)態(tài)重配置。
  • 關(guān)鍵字: DCM  Virtex-4  

基于Virtex-5 FPGA的Gbps通信基站設計

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: Virtex-5  FPGA  Gbps  無(wú)線(xiàn)通信基站  

賽靈思發(fā)布世界最大容量FPGA

  • 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. )宣布推出首批 Virtex-7 2000T FPGA,這是利用68 億個(gè)晶體管打造的世界容量最大的可編程邏輯器件,為客戶(hù)提供了無(wú)與倫比的200 萬(wàn)個(gè)邏輯單元,相當于 2,000 萬(wàn)個(gè) ASIC 門(mén),專(zhuān)門(mén)針對系統集成、ASIC 替代以及 ASIC 原型和模擬仿真的市場(chǎng)需求。堆疊硅片互聯(lián) (SSI) 技術(shù)的應用成就了賽靈思大容量FPGA,而2.5D IC堆疊技術(shù)的率先應用, 使得賽靈思能夠為客戶(hù)提供兩倍于同類(lèi)競爭產(chǎn)品的容量并超越摩爾定律的發(fā)展速度
  • 關(guān)鍵字: 賽靈思  Virtex-7 2000T FPGA  

賽靈思Virtex-7 2000T背景資料

  • 賽靈思現已向客戶(hù)推出世界最大容量的 FPGA:Virtex-7 2000T。這款包含 68 億個(gè)晶體管的FPGA具有 1,954,560 個(gè)邏輯單元,容量相當于市場(chǎng)同類(lèi)最大28nm FPGA 的兩倍。這是賽靈思采用臺積電 (TSMC) 28nm HPL工藝推出的第三款 FPGA,更重要的是,這也是世界第一個(gè)采用堆疊硅片互聯(lián) (SSI) 技術(shù)(該技術(shù)是賽靈思致力于實(shí)現3D IC 的方法)的商用FPGA(參見(jiàn) Xcell 雜志第 74 期的封面報道)。
  • 關(guān)鍵字: 賽靈思  FPGA  Virtex-7 2000T  

Virtex-7 2000T與SSI技術(shù)常見(jiàn)問(wèn)題解答

  • 賽靈思推出世界最大容量 FPGA,將業(yè)界晶體管數量紀錄翻了一番
  • 關(guān)鍵字: 賽靈思  Virtex-7 2000T FPGA  SSI  

FAQ-Virtex-7HT常見(jiàn)問(wèn)題解答

  • 1. 賽靈思將發(fā)布內容是什么?   賽靈思將發(fā)布 Virtex-7 HT FPGA,該產(chǎn)品在單片 FPGA 中集成了業(yè)界最多數量的串行收發(fā)器—16個(gè) 28Gbps 和72個(gè) 13.1Gbps 串行收發(fā)器,能夠滿(mǎn)足 100Gbps 和 400Gbps 帶寬應用的需要。如欲觀(guān)看賽靈思 28Gbps 收發(fā)器的演示視頻,請訪(fǎng)問(wèn):http://www.xilinx.com/cn/28gbps。 在該視頻中,信號完整性專(zhuān)家 Howard Johnson 博士對 Virtex-7 HT FPGA 的 28Gbps
  • 關(guān)鍵字: Xilinx  Virtex-7 HT FPGA  

Gbps無(wú)線(xiàn)基站設計中Virtex-5FPGA的應用

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: Virtex-5FPGA  Gbps  無(wú)線(xiàn)通信基站  可重配置  
共245條 8/17 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>