EEPW首頁(yè) >>
主題列表 >>
veriloghdl
veriloghdl 文章 進(jìn)入veriloghdl技術(shù)社區
基于FPGA的多軸控制器設計
- 介紹了一種基于FPGA的多軸控制器,控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外圍電路組成,用于同時(shí)控制多路電機的運動(dòng)。利用Verilog HDL硬件描述語(yǔ)言在FPGA中實(shí)現了電機控制邏輯,主要包括脈沖控制信號產(chǎn)生、加減速控制、編碼器反饋信號的辨向和細分、絕對位移記錄、限位信號保護邏輯等。論文中給出了FPGA內部一些核心邏輯單元的實(shí)現,并利用QuartusⅡ、Modelsim SE軟件對關(guān)鍵邏輯及時(shí)序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機的運動(dòng),并且能
- 關(guān)鍵字: VerilogHDL FPGA 多軸控制器 編碼器 四細分
基于VerilogHDL的FIR數字濾波器設計與仿真
- 引言數字濾波器是語(yǔ)音與圖像處理、模式識別、雷達信號處理、頻譜分析等應用中的一種基本的處理部件, ...
- 關(guān)鍵字: VerilogHDL FIR數字濾波器
基于VerilogHDL的SDX總線(xiàn)與Wishbone總線(xiàn)接口轉化的設計與實(shí)現
- 關(guān)鍵字: SDX總線(xiàn) VerilogHDL Wishbone總線(xiàn)
VerilogHDL綜合性設計
- VerilogHDL綜合性設計 1 時(shí)鐘安排 選用上升沿觸發(fā)的單時(shí)鐘信號,盡量不使用混合觸發(fā)的時(shí)鐘信號。因為時(shí)鐘周期在時(shí)序分析的過(guò)程中是關(guān)鍵問(wèn)題,它還影響到時(shí)鐘的頻率。使用簡(jiǎn)單的時(shí)鐘結構 利于時(shí)鐘信號的分析和保持
- 關(guān)鍵字: 設計 綜合性 VerilogHDL
基于VerilogHDL濾波器的設計
- 現代計算機和通信系統中廣泛采用數字信號處理的技術(shù)和方法,其基本思路是先把信號用一系列的數字來(lái)表示,然后對...
- 關(guān)鍵字: 濾波器 VerilogHDL
基于FPGA的空間存儲器的糾錯系統的設計
- 關(guān)鍵字: BCH碼 FPGA VerilogHDL AMS
基于VerilogHDL的小波濾波器的設計與實(shí)現
- 0 引 言
現代計算機和通信系統中廣泛采用數字信號處理的技術(shù)和方法,其基本思路是先把信號用一系列的數字來(lái)表示,然后對這些數字信號進(jìn)行各種快速的數學(xué)運算。其目的是多種多樣的,有的是為了加密,有的是為了去 - 關(guān)鍵字: VerilogHDL 小波濾波器
基于VerilogHDL的背景噪聲扣除電路設計
- 本文介紹了一種基于硬件描述語(yǔ)言VerilogHDL的背景噪聲扣除電路設計,該設計與以往使用加減計數芯片組成的電路相比,具有與MCU接口簡(jiǎn)單,軟件操作方便等優(yōu)點(diǎn)。
- 關(guān)鍵字: VerilogHDL 背景 電路設計
veriloghdl介紹
您好,目前還沒(méi)有人創(chuàng )建詞條veriloghdl!
歡迎您創(chuàng )建該詞條,闡述對veriloghdl的理解,并與今后在此搜索veriloghdl的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對veriloghdl的理解,并與今后在此搜索veriloghdl的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
