<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> sdram-based

全球半導體標準組織委員會(huì )會(huì )議在上海舉行 推動(dòng)存儲工業(yè)新標準制定

  •   隨著(zhù)筆記本電腦、手機等移動(dòng)終端以及家用數碼產(chǎn)品的大規模增長(cháng),器的移動(dòng)性和能耗問(wèn)題已廣泛受到業(yè)界關(guān)注。日前,(全球半導體組織)委員會(huì )會(huì )議在上海舉行,推動(dòng)存儲工業(yè)新標準制定。   在過(guò)去五年內,JEDEC曾與中國半導體行業(yè)組織合作,促進(jìn)中國及世界的半導體行業(yè)標準。例如中國電子標準協(xié)會(huì )(CESA),中國半導體行業(yè)協(xié)會(huì )(CSIA)與中國電子標準研究所(CESI)等。   我國企業(yè)已占JEDEC會(huì )員數的20%,而且數目還在增長(cháng)。JEDEC本次會(huì )議主要研究了DDR3 SDRAM(第三代雙倍速率同步動(dòng)態(tài)隨機存儲
  • 關(guān)鍵字: SDRAM  DRAM  

基于FPGA的DDR SDRAM控制器在高速數據采集系統中的應用

  • 實(shí)現數據的高速大容量存儲是數據采集系統中的一項關(guān)鍵技術(shù)。本設計采用Altera公司Cyclone系列的FPGA完成了對DDR SDRAM的控制,以狀態(tài)機來(lái)描述對DDR SDRAM的各種時(shí)序操作,設計了DDR SDRAM的數據與命令接口。用控制核來(lái)簡(jiǎn)化對DDR SDRAM的操作,并采用自頂至下模塊化的設計方法,將控制核嵌入到整個(gè)數據采集系統的控制模塊中,完成了數據的高速采集、存儲及上傳。使用開(kāi)發(fā)軟件Quartus II中內嵌的邏輯分析儀SignalTap II對控制器的工作流程進(jìn)行了驗證和調試。最終采集到的
  • 關(guān)鍵字: FPGA  DDR SDRAM  數據采集  

片上SDRAM控制器的設計與集成

  •   隨著(zhù)設計與制造技術(shù)的發(fā)展,集成電路設計從晶體管的集成發(fā)展到邏輯門(mén)的集成, 現在又發(fā)展到IP的集成,即SoC設計技術(shù)。SoC可以有效地降低電子信息系統產(chǎn)品的開(kāi)發(fā)成本,縮短開(kāi)發(fā)周期,提高產(chǎn)品的競爭力,是工業(yè)界將采用的最主要的產(chǎn)品開(kāi)發(fā)方式。目前國內也加大了在SoC 設計以及IP 集成領(lǐng)域的研究。本文介紹的便是國家基金項目支持的龍芯SoC—ICT- E32 設計所集成的片上SDRAM 控制器模塊設計與實(shí)現。   1  ICT-E32 體系結構   ICT-E32 是一款32位高性能SoC ,它集成龍芯1號
  • 關(guān)鍵字: SoC  SDRAM  控制器  MCU和嵌入式微處理器  

FPGA與DDR3 SDRAM的接口設計

  •     DDR3 SDRAM內存的總線(xiàn)速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz),1.5V的低功耗工作電壓,采用90nm制程達到2Gbits的高密度。這個(gè)架構毫無(wú)疑問(wèn)更快、更大,每比特的功耗也更低,但是如何實(shí)現FPGA和DDR3 SDRAM DIMM條的接口設計呢?   關(guān)鍵字:均衡(leveling)   如果FPGA&nbs
  • 關(guān)鍵字: FPGA  DDR3  SDRAM  接口  模擬IC  電源  

高速嵌入式視頻系統中SDRAM時(shí)序控制分析

  •   在高速數字視頻系統應用中,使用大容量存儲器實(shí)現數據緩存是一個(gè)必不可少的環(huán)節。SDRAM就是經(jīng)常用到的一種存儲器。   但是,在主芯片與SDRAM之間產(chǎn)生的時(shí)序抖動(dòng)問(wèn)題阻礙了產(chǎn)品的大規模生產(chǎn)。在數字電視接收機的生產(chǎn)實(shí)際應用中,不同廠(chǎng)家的PCB板布線(xiàn)、PCB材料和時(shí)鐘頻率的不同,及SDRAM型號和器件一致性不同等原因,都會(huì )帶來(lái)解碼主芯片與SDRAM間訪(fǎng)問(wèn)時(shí)序的抖動(dòng)問(wèn)題。   本文利用C-NOVA公司數字電視MPEG-2解碼芯片AVIA9700內置的SDRAM控制器所提供的時(shí)序補償機制,設計了一個(gè)方便使
  • 關(guān)鍵字: 嵌入式系統  單片機  SDRAM  時(shí)序控制  MCU和嵌入式微處理器  

SDRAM通用控制器的FPGA模塊化設計

  • 引言       同步動(dòng)態(tài)隨機存儲器(SDRAM),在同一個(gè)CPU時(shí)鐘周期內即可完成數據的訪(fǎng)問(wèn)和刷新,其數據傳輸速度遠遠大于傳統的數據存儲器(DRAM),被廣泛的應用于高速數據傳輸系統中?;贔PGA的SDRAM控制器,以其可靠性高、可移植性強、易于集成的特點(diǎn),已逐漸取代了以往的專(zhuān)用控制器芯片而成為主流解決方案。然而,SDRAM復雜的控制邏輯和要求嚴格的時(shí)序,成為開(kāi)發(fā)過(guò)程中困擾設計人員主要因素,進(jìn)而降低了開(kāi)發(fā)速度,而且大多數的基于FPGA的SDR
  • 關(guān)鍵字: 工業(yè)控制  嵌入式系統  單片機  FPGA  SDRAM  嵌入式  工業(yè)控制  

ADSP-TS201的系統設計及外部總線(xiàn)接口技術(shù)

  • 1 引言隨著(zhù)雷達技術(shù)發(fā)展,大帶寬高分辨力、多種信號處理方式的采用,使得實(shí)時(shí)信號處理對數據的處理速度大大提高。同時(shí)在雷達信號處理中運算量大,數據吞吐量急劇上升,對數據處理的要求不斷提高。隨著(zhù)大規模集成電路技術(shù)的發(fā)展,作為數字信號處理的核心數字信號處理器(DSP)得到了快速的發(fā)展和應用。ADSP-TS201DSP是美國模擬器件(ADD公司繼TSl01之后推出的一款高性能處理器。此系列DSP性?xún)r(jià)比很高,兼有FPGA和ASIC信號處理性能和指令集處理器的高度可編程性,適用于大存儲量、高性能、高速度的信號處理和圖像
  • 關(guān)鍵字: 模擬技術(shù)  電源技術(shù)  SDRAM  DSP-TS201  總線(xiàn)接口  模擬IC  電源  

Altera PCI Express到DDR2 SDRAM 參考設計

  • Altera PCI Express到DDR2 SDRAM 參考設計,OverviewAltera offers a PCI Express to DDR2 SDRAM reference design that demONSTrates the operation of Alteras PCI Express (PCIe) MegaCorereg; product. This reference design provides an interface betw
  • 關(guān)鍵字: 參考  設計  SDRAM  DDR2  PCI  Express  Altera  

Altera實(shí)現對新的JEDEC DDR3 SDRAM標準的支持

  •   Altera宣布,在FPGA業(yè)界實(shí)現了對高性能DDR3存儲器接口的全面支持。在最近通過(guò)的JESD79-3 JEDEC DDR3 SDRAM標準下,Altera Stratix® III系列FPGA可以幫助設計人員充分發(fā)揮DDR3存儲器的高性能和低功耗優(yōu)勢,這類(lèi)存儲器在通信、計算機和視頻處理等多種應用中越來(lái)越關(guān)鍵。   這些應用處理大量的數據,需要對高性能存儲器進(jìn)行快速高效的訪(fǎng)問(wèn)。符合JESD79-3 JEDEC DDR3 SDRAM標準可滿(mǎn)足DDR3存儲器的1.5V低功耗電壓供電要求,在下一
  • 關(guān)鍵字: Altera  SDRAM  存儲器  

Kawasaki Microelectronics推出MIPS-Based Topaz先進(jìn)SoC計算子系統

  •   MIPS科技宣布,Kawasaki Microelectronics(K-micro)已采用 MIPS-Based™ Topaz 先進(jìn) SoC 計算子系統,進(jìn)軍快速增長(cháng)的無(wú)源光網(wǎng)絡(luò )(PON)市場(chǎng)。采用 MIPS32®24Kc™ 和 24Kf™ 處理器的 Topaz 有助于 PON 設計師更快更有效地推出高性能設備。K-m
  • 關(guān)鍵字: Kawasaki  Microelectronics  MIPS-Based  SoC  Topaz  單片機  計算子系統  嵌入式系統  SoC  ASIC  

Kawasaki Microelectronics推出MIPS-Based Topaz先進(jìn)SoC計算子系統

  •   MIPS科技宣布,Kawasaki Microelectronics(K-micro)已采用 MIPS-Based™ Topaz 先進(jìn) SoC 計算子系統,進(jìn)軍快速增長(cháng)的無(wú)源光網(wǎng)絡(luò )(PON)市場(chǎng)。采用 MIPS32®24Kc™ 和 24Kf™ 處理器的 Topaz 有助于 PON 設計師更快更有效地推出高性能設備。K-m
  • 關(guān)鍵字: MIPS-Based  SoC  Topaz  計算子系統  消費電子  SoC  ASIC  消費電子  

愛(ài)特梅爾推出新型ARM7 閃存微控制器

利用FPGA解決TMS320C54x與SDRAM的接口問(wèn)題

  • 在DSP應用系統中,需要大量外擴存儲器的情況經(jīng)常遇到。例如,在數碼相機和攝像機中,為了將現場(chǎng)拍攝的諸多圖片或圖像暫存下來(lái),需要將DSP處理后的數據轉移到外存中以備后用。從目前的存儲器市場(chǎng)看,SDRAM由于其性能價(jià)格比的優(yōu)勢,而被DSP開(kāi)發(fā)者所青睞。DSP與SDRAM直接接口是不可能的。 FPGA(現場(chǎng)可編程門(mén)陣列)由于其具有使用靈活、執行速度快、開(kāi)發(fā)工具豐富的特點(diǎn)而越來(lái)越多地出現在現場(chǎng)電路設計中。本文用FPGA作為接口芯片,提供控制信號和定時(shí)信號,來(lái)實(shí)現DSP到SDRAM的數據存取。 1 SDRA
  • 關(guān)鍵字: DSP  FPGA  SDRAM  單片機  嵌入式系統  存儲器  

DSP片外高速海置SDRAM存儲系統設計

  • 在數字圖像處理、航空航天等高速信號處理應用場(chǎng)合,需要有高速大容量存儲空間的強力支持,來(lái)滿(mǎn)足系統對海量數據吞吐的要求。通過(guò)使用大容量同步動(dòng)態(tài)RAM(SDRAM)來(lái)擴展嵌入式DSP系統存儲空間的方法,選用ISSI公司的IS42S16400高速SDRAM芯片,詳細論述在基于TMS320C6201(簡(jiǎn)稱(chēng)C6201)的數字信號處理系統中此設計方法的具體實(shí)現。 1 IS42S16400芯片簡(jiǎn)介IS42S16400是ISSl公司推出的一種單片存儲容量高達64 Mb(即8 MB)的16位字寬高速SDRAM芯片。
  • 關(guān)鍵字: DSP  SDRAM  單片機  嵌入式系統  存儲器  

基于SDRAM的視頻處理器設計與實(shí)現

  • 筆者在研究有關(guān)文獻的基礎上,根據具體情況提出一種獨特的方法,實(shí)現了對SDRAM的控制,并通過(guò)利用FPGA控制數據存取的順序來(lái)實(shí)現對數字視頻圖像的旋轉,截取、平移等實(shí)時(shí)處理。
  • 關(guān)鍵字: SDRAM  視頻處理器    
共174條 11/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>