open ip 文章進(jìn)入open ip技術(shù)社區

楷登電子成功流片基于臺積電N3E工藝的16G UCIe先進(jìn)封裝IP

近日，楷登電子（Cadence）宣布基于臺積電3nm（N3E）工藝技術(shù)的Cadence? 16G UCIe? 2.5D先進(jìn)封裝IP成功流片。該IP采用臺積電3D Fabric? CoWoS-S硅中介層技術(shù)實(shí)現，可提供超高的帶寬密度、高效的低功耗性能和卓越的低延遲，非常適合需要極高算力的應用。據悉，楷登電子目前正與許多客戶(hù)合作，來(lái)自N3E測試芯片流片的UCIe先進(jìn)封裝IP已開(kāi)始發(fā)貨并可供使用。這個(gè)預先驗證的解決方案可以實(shí)現快速集成，為客戶(hù)節省時(shí)間和精力。
關(guān)鍵字：楷登電子臺積電 N3E UCIe 先進(jìn)封裝 IP

為什么嵌入式FPGA（eFPGA）IP是ADAS應用的理想選擇？

提高汽車(chē)電氣化和自動(dòng)駕駛的一個(gè)主要方面是先進(jìn)駕駛輔助系統（ADAS）的普及。如今，這些系統正迅速應用于市場(chǎng)上幾乎所有的車(chē)輛，而且隨著(zhù)技術(shù)的成熟，這一趨勢只會(huì )持續下去。然而，隨著(zhù)技術(shù)的發(fā)展，ADAS設計人員面臨的硬件挑戰變得越來(lái)越復雜。在本文中，我們將介紹ADAS的硬件需求，FPGA如何填補這些空白，以及為什么eFPGA IP將成為下一個(gè)ADAS硬件趨勢。ADAS的硬件要求ADAS在現代汽車(chē)中的發(fā)展給底層硬件帶來(lái)了一些嚴峻的挑戰。在像ADAS這樣的關(guān)鍵任務(wù)應用中，最重要的目標是確保車(chē)輛乘員的安全。這個(gè)目標要
關(guān)鍵字：嵌入式FPGA eFPGA IP ADAS

ASICLAND為汽車(chē)、AI企業(yè)和AI邊緣SoC應用選擇Arteris IP

加利福尼亞州坎貝爾 – 2023 年 4 月 12 日 – 致力于加速片上系統（SoC）創(chuàng )建的領(lǐng)先系統 IP 提供商Arteris, Inc.（納斯達克股票代碼：AIP），今天宣布 ASICLAND 已獲得具有汽車(chē)安全完整性等級 ASIL B 和 AI 選項的Arteris FlexNoC授權。該技術(shù)將被用于汽車(chē)的主系統總線(xiàn)和各種應用的AI SoC之中。ASICLAND是一家領(lǐng)先的ASIC半導體和SoC設計服務(wù)公司。該公司為5nm，7nm，12nm，16nm和28nm處理器開(kāi)發(fā)了許多具有復雜技術(shù)的半導體產(chǎn)
關(guān)鍵字： ASICLAND SoC Arteris IP

IAR Embedded Secure IP保障產(chǎn)品開(kāi)發(fā)后期安全性

憑借IAR的全新安全解決方案，嵌入式開(kāi)發(fā)人員即使是在軟件開(kāi)發(fā)過(guò)程的后期階段，也能輕松地為現有應用植入可靠的安全性，并直接投入生產(chǎn)瑞典烏普薩拉–2023年4月13日–嵌入式開(kāi)發(fā)軟件和服務(wù)的全球領(lǐng)導者IAR宣布推出IAR Embedded Secure IP解決方案，以幫助開(kāi)發(fā)者即使在產(chǎn)品項目周期的后期，也能夠為其固件應用植入嵌入式安全方案。通過(guò)IAR Embedded Secure IP解決方案，軟件經(jīng)理、工程師和項目經(jīng)理可以在設計過(guò)程中的任何階段，甚至是生產(chǎn)和制造階段，以獨特、靈活且安全的方式快速升級他們
關(guān)鍵字： IAR Embedded Secure IP 開(kāi)發(fā)后期安全性

ADI舉辦Open RAN政策聯(lián)盟交流活動(dòng)

近日，Analog Devices, Inc. (ADI)舉辦了一場(chǎng)開(kāi)放式無(wú)線(xiàn)接入網(wǎng)（Open RAN）政策聯(lián)盟（ORPC）交流活動(dòng)，作為其在世界移動(dòng)通信大會(huì )（MWC）上展示Open RAN能力的一部分。ORPC旨在通過(guò)推行相關(guān)政策來(lái)促進(jìn)開(kāi)放、可互操作無(wú)線(xiàn)接入網(wǎng)解決方案的進(jìn)一步普及，從而推動(dòng)5G等先進(jìn)無(wú)線(xiàn)技術(shù)的創(chuàng )新、擴展其供應鏈多樣性，并加快相關(guān)產(chǎn)品的上市時(shí)間?；顒?dòng)出席者包括ORPC成員、政策專(zhuān)家和電信行業(yè)領(lǐng)導者。?ADI通信和云業(yè)務(wù)事業(yè)部副總裁Andy McLean（左）和Open RAN政策
關(guān)鍵字： ADI Open RAN

半導體IP企芯原股份預計2022年凈利同比增長(cháng)455.31%

2月23日，半導體IP企業(yè)芯原股份公布2022年年度業(yè)績(jì)快報，報告期內，公司預計實(shí)現營(yíng)業(yè)收入26.79億元，同比增長(cháng)25.23%；預計實(shí)現歸屬于母公司所有者的凈利潤7381.43萬(wàn)元，同比增長(cháng)455.31%。芯原股份表示，2022年度，在半導體產(chǎn)業(yè)周期的景氣度轉換、下行壓力增大的產(chǎn)業(yè)背景下，公司保持了營(yíng)業(yè)收入同比快速增長(cháng)趨勢。其中知識產(chǎn)權授權使用費收入預計同比增長(cháng)28.79%、特許權使用費收入預計同比增長(cháng)12.49%、芯片設計業(yè)務(wù)收入預計同比增長(cháng)4.46%、量產(chǎn)業(yè)務(wù)收入預計同比增長(cháng)36.41%。2022年
關(guān)鍵字： IP 芯原股份

Arteris推出下一代FlexNoC 5物理感知片上網(wǎng)絡(luò )IP

亮點(diǎn): ●? ?第五代片上網(wǎng)絡(luò )互連硅IP技術(shù)●? ?與手動(dòng)物理迭代相比，物理收斂速度快5倍●? ?使客戶(hù)能夠在時(shí)間進(jìn)度和預算限制內實(shí)現PPA目標致力于加速片上系統（SoC）創(chuàng )建的領(lǐng)先系統 IP 提供商Arteris,?Inc.（納斯達克股票代碼：AIP）今天宣布，推出 Arteris FlexNoC 5 物理感知片上網(wǎng)絡(luò )（NoC）互連 IP。FlexNoC 5 使 SoC 架構團隊、邏輯設計人員和集成商能夠整合跨功耗、性能和面積（PPA
關(guān)鍵字： Arteris FlexNoC 5 物理感知片上網(wǎng)絡(luò ) IP

KDDI采用Wind River Studio在日本推進(jìn)5G Open vRAN站點(diǎn)商業(yè)部署

全球領(lǐng)先的關(guān)鍵任務(wù)智能系統軟件提供商風(fēng)河公司近日宣布，Wind River Studio被日本KDDI公司用于其O-RAN兼容5G虛擬化基站，由此啟動(dòng)了1月份在日本大阪的商業(yè)化部署。為滿(mǎn)足其5G虛擬化基站需求，KDDI采用Wind River Studio云平臺構建了自動(dòng)化配置（零接觸開(kāi)通）系統。Wind River Studio Analytics被用來(lái)監控地理分散遠端邊緣云的狀態(tài)。Studio解決了服務(wù)提供商在部署和管理地理分散、超低延遲基礎設施時(shí)所遇到的業(yè)務(wù)復雜性挑戰，推動(dòng)了5G虛擬化基站的大規模部
關(guān)鍵字： KDDI Wind River Studio 5G Open vRAN

倍捷連接器收購IP&E供應商Testco Inc.

倍捷連接器（PEI-Genesis）總裁兼首席執行官Steven Fisher正式宣布收購有40年歷史，總部位于加州的連接、被動(dòng)、和機電元器件（IP&E）供應商Testco Inc.,。Steven Fisher表示：“此次收購將為客戶(hù)提供更廣泛的IP&E產(chǎn)品方案。我們是行業(yè)值得信賴(lài)的互連專(zhuān)家，本次收購有助于提升我們解決互連問(wèn)題的能力，更豐富的產(chǎn)品和服務(wù)，會(huì )進(jìn)一步加強我們和客戶(hù)的合作?！?0年以來(lái)，Testco?Inc.?為全球科技公司提供連接、被動(dòng)、和機電元器件（IP
關(guān)鍵字：倍捷連接器 IP&E Testco

芯來(lái)科技：立足開(kāi)源架構，做好RISC-V生態(tài)圈

過(guò)去幾年，國際形勢的變化讓壯大中國芯片設計產(chǎn)業(yè)成為中國半導體產(chǎn)業(yè)發(fā)展的主題，伴隨著(zhù)全社會(huì )對中國半導體產(chǎn)業(yè)的關(guān)注提升和資本的涌入，整個(gè)半導體設計產(chǎn)業(yè)鏈迎來(lái)全面的發(fā)展機遇。對中國集成電路設計產(chǎn)業(yè)來(lái)說(shuō)，芯片設計能力的提升，不僅需要設計公司技術(shù)的提升，還需要先進(jìn)的本土芯片制造能力和相關(guān)設計工具的鼎力支撐。隨著(zhù)國內芯片設計企業(yè)的大量涌現，本土芯片設計帶動(dòng)著(zhù)設計IP需求增長(cháng)非常明顯，這不僅給成立多年的本土IP企業(yè)發(fā)展的黃金機遇，同時(shí)也催生出大量的新興IP初創(chuàng )企業(yè)，這些企業(yè)的起點(diǎn)高、IP運作經(jīng)驗豐富，共同
關(guān)鍵字：芯來(lái)科技 RISC-V IP ICCAD

奎芯科技：致力于打通Chiplet設計到封裝全鏈條

過(guò)去幾年，國際形勢的變化讓壯大中國芯片設計產(chǎn)業(yè)成為中國半導體產(chǎn)業(yè)發(fā)展的主題，伴隨著(zhù)全社會(huì )對中國半導體產(chǎn)業(yè)的關(guān)注提升和資本的涌入，整個(gè)半導體設計產(chǎn)業(yè)鏈迎來(lái)全面的發(fā)展機遇。對中國集成電路設計產(chǎn)業(yè)來(lái)說(shuō)，芯片設計能力的提升，不僅需要設計公司技術(shù)的提升，還需要先進(jìn)的本土芯片制造能力和相關(guān)設計工具的鼎力支撐。隨著(zhù)國內芯片設計企業(yè)的大量涌現，本土芯片設計帶動(dòng)著(zhù)設計IP需求增長(cháng)非常明顯，這不僅給成立多年的本土IP企業(yè)發(fā)展的黃金機遇，同時(shí)也催生出大量的新興IP初創(chuàng )企業(yè)，這些企業(yè)的起點(diǎn)高、IP運作經(jīng)驗豐富，共同為
關(guān)鍵字：奎芯科技 Chiplet IP ICCAD

比科奇與智邦科技攜手為Open RAN等5G生態(tài)提供全面支撐

2022年12月-- 5G小基站基帶芯片和電信級軟件提供商比科奇（Picocom）與全球網(wǎng)絡(luò )通訊解決方案供貨商智邦科技（Accton，TWSE：2345）近日共同宣布：雙方將面向Open RAN等5G生態(tài)市場(chǎng)，攜手合作推出全新產(chǎn)品解決方案，其中包括由智邦采用比科奇PC802物理層系統級芯片（PHY SoC）與軟件所開(kāi)發(fā)的5G Open RAN無(wú)線(xiàn)射頻單元（O-RU），以及基于比科奇ORANIC基帶處理加速卡所開(kāi)發(fā)的分布式單元（O-DU）。智邦大陸科技總經(jīng)理劉明壽表示，“作為創(chuàng )新網(wǎng)絡(luò )技術(shù)領(lǐng)導者，智邦多年來(lái)堅
關(guān)鍵字：比科奇智邦 Open RAN 5G生態(tài)

基頻IP平臺滿(mǎn)足大規模MIMO應用需求

5G 基礎設施擴建是現在進(jìn)行式，但我們仍處于成長(cháng)曲線(xiàn)的初期階段。中國是相關(guān)基礎設施的領(lǐng)跑者，但北美和歐洲目前亦加速趕上；目前市場(chǎng)主要由五家第 1 級設備廠(chǎng)商主宰：Nokia、Ericsson、中興通訊（ZTE）、華為和三星，至于規模較小的廠(chǎng)商現在也逐漸進(jìn)入市場(chǎng)。多虧開(kāi)放式無(wú)線(xiàn)存取網(wǎng)絡(luò )（Open RAN），讓小規模的廠(chǎng)商得以提供大規模多輸入/多輸出系統（MIMO）無(wú)線(xiàn)電單元或基頻分布單元等解決方案，并且無(wú)須動(dòng)用現今第 1 級廠(chǎng)商標配的端對端解決方案，例如處理核心對天線(xiàn)。在這一方面，廠(chǎng)商有許多做出鑒別度的機會(huì )
關(guān)鍵字：基頻IP 大規模MIMO Open RAN

Codasip 宣布成立 Codasip 實(shí)驗室，以加速行業(yè)前沿技術(shù)的開(kāi)發(fā)和應用！

德國慕尼黑，2022年12月7日——處理器設計自動(dòng)化和RISC-V處理器IP的領(lǐng)導者Codasip今日宣布成立Codasip實(shí)驗室（Codasip Labs）。作為公司內部創(chuàng )新中心，新的Codasip實(shí)驗室將支持關(guān)鍵應用領(lǐng)域中創(chuàng )新技術(shù)的開(kāi)發(fā)和商業(yè)應用，覆蓋了安全、功能安全（FuSa）和人工智能/機器學(xué)習（AI/ML）等方向。該實(shí)驗室的使命在于識別和構建相關(guān)技術(shù)，以擴展定制計算的可能性，并加快具有定制化的、領(lǐng)域專(zhuān)用設計的差異化產(chǎn)品的開(kāi)發(fā)，并縮短其上市時(shí)間。Codasip實(shí)驗室將由公司創(chuàng )始人兼總裁馬克仁（Ka
關(guān)鍵字： Codasip Codasip 實(shí)驗室 IP RISC-V

“倒金字塔”折射IP巨大價(jià)值，Imagination IP創(chuàng )新蝶變賦能半導體產(chǎn)業(yè)

過(guò)去50余年，芯片制程迭代沿著(zhù)摩爾定律滾滾向前，并持續增強著(zhù)芯片的算力與性能?，F如今，無(wú)論是在SoC上集成越來(lái)越多的功能模塊，又或是利用chiplet技術(shù)在先進(jìn)制程下進(jìn)一步提升芯片集成度，都充分展現了芯片性能、功耗和成本的改進(jìn)不能僅僅依賴(lài)于制程的升級，而需從不同的維度拓展創(chuàng )新來(lái)延續摩爾定律的“經(jīng)濟效益”。這導致芯片設計變得越來(lái)越困難，IP的作用也愈加凸顯，逐漸成為企業(yè)尋求設計差異化道路上的“秘鑰”。?日前，在深圳舉辦的第10屆EEVIA年度中國硬科技媒體論壇暨產(chǎn)業(yè)鏈研創(chuàng )趨勢展望研討會(huì )上，Imag
關(guān)鍵字： IP Imagination