<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> ise 2025

賽靈思發(fā)布ISE 13.4 設計套件

  •  　　全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司日前宣布推出 ISE 13.4設計套件。該設計套件可提供對 MicroBlaze 微控制器系統 (MCS) 的公共訪(fǎng)問(wèn)功能、面向 28nm 7 系列 FPGA 的全新 RX 裕量分析和調試功能，以及支持面向 Artix-7 系列和 Virtex -7 XT 器件的部分可重
  • 關(guān)鍵字： Xilinx  FPGA  ISE  

賽靈思推出ISE 12.3設計套件，引入AMBA 4 AXI4 IP 核

  • ?　　ISE12.3增強PlanAhead?設計與分析控制臺，并進(jìn)一步優(yōu)化功耗，標志著(zhù)支持?AXI4?接口IP的推出，和即插即用FPGA?設計的實(shí)現　　賽靈思公司(Xilinx,?Inc.?)宣布推出?ISE??12.3設計套件，這標志著(zhù)這個(gè)FPGA?行業(yè)領(lǐng)導者針對片上系統設計的互聯(lián)功能模塊，?開(kāi)始推出滿(mǎn)足AMBA??4?AXI4?規范的IP核，以及用于提高生產(chǎn)力的&
  • 關(guān)鍵字： Xilinx  FPGA  ISE  

賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標準

  • ?　　全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司今天宣布其最新一代Virtex?-6?FPGA系列兼容PCI?Express??2.0標準，與前一代產(chǎn)品系列相比功耗降低50%，與競爭產(chǎn)品相比性能提高15%。在Virtex-6?FPGA中集成的第二代PCIe?模塊已經(jīng)通過(guò)了1-8通道配置的PCI-SIG?PCI?Express?2.0版本兼容性與互操作性測試，進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標準的聯(lián)盟成員的設計資源。這
  • 關(guān)鍵字： Xilinx  Virtex  FPGA  ISE  

Xilinx宣布推出 ISE 設計套件11.3 版本軟件

  • ?　　全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司?(Xilinx,?Inc.?)?日前宣布推出?ISE??設計套件11.3?版本軟件，為Virtex?-6?HXT?FPGA?設計提供支持。Virtex?-6?HXT?FPGA?專(zhuān)為40G/100G?有線(xiàn)通信和數據通信而優(yōu)化，為超高帶寬系統的設計人員提供線(xiàn)速超過(guò)?11Gbps的串行接口技術(shù)。ISE&nb
  • 關(guān)鍵字： Xilinx  Virtex  ISE  設計套件  

賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標準

  • 　　全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司今天宣布其最新一代Virtex?-6?FPGA系列兼容PCI?Express??2.0標準，與前一代產(chǎn)品系列相比功耗降低50%，與競爭產(chǎn)品相比性能提高15%。在Virtex-6?FPGA中集成的第二代PCIe?模塊已經(jīng)通過(guò)了1-8通道配置的PCI-SIG?PCI?Express?2.0版本兼容性與互操作性測試，進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標準的聯(lián)盟成員的設計資源。這一重大的里程
  • 關(guān)鍵字： Xilinx  Virtex  FPGA  ISE  

ISim你不得不知的技巧

  • 安裝好ISE，系統已經(jīng)自帶了ISim仿真軟件，相比于專(zhuān)業(yè)的仿真軟件Modelsim，ISim是免費的，不用編譯庫，小型設計仿真速度較快，對于輕量級的設計應該是完全足夠的。Modelsim作為專(zhuān)業(yè)的仿真軟件，具備了ISim的所有功能，同時(shí)還具備了ISim不具備的功能比如波形顯示，任意添加中間變量到波形圖中，數據導出等。
  • 關(guān)鍵字： Xilinx  ISim  ISE  自帶仿真  波形文件  

ISE入門(mén)三部曲

  • 本著(zhù)方便后來(lái)人，不用那么苦逼的去看英文資料，可以更快的入門(mén)，同時(shí)也為了這接近一年的時(shí)間天天寫(xiě)Verilog作結，馬上就要去上一年課了，不用再寫(xiě)代碼，也不用再熬夜咯。為了方便闡述，以一個(gè)簡(jiǎn)單的8路選擇器作為例子。
  • 關(guān)鍵字： ISE  8路選擇器  Verilog  工程建立  入門(mén)  常見(jiàn)錯誤  

基于ISE設計提供低功耗FPGA解決方案

  • 從Xilinx公司推出FPGA二十多年來(lái)，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現數字電路的優(yōu)選平臺。今天，功耗日益成為FPGA供應商及其客戶(hù)關(guān)注的問(wèn)題。降低FPGA功耗是降低
  • 關(guān)鍵字： FPGA  ISE  低功耗  方案    

健康監控紋身貼：移動(dòng)醫療新玩法

  • 　　說(shuō)到紋身不少人就會(huì )將其和“不良少年”聯(lián)系到一起，對于很多家長(cháng)來(lái)說(shuō)也是強烈反對自己的孩子做紋身，不過(guò)相信下面介紹的這款紋身貼也許會(huì )改變你對紋身的看法：這個(gè)“臨時(shí)紋身貼”(Temporary Tattoo)中內置了一個(gè)健康監控傳感器，它可以測量并監控你的皮膚的pH值，當你因為壓力過(guò)大而產(chǎn)生新陳代謝反應時(shí)傳感器就會(huì )將檢測到的數據自動(dòng)發(fā)送給你的醫生。 ? 　　這個(gè)紋身貼看起來(lái)像是小朋友在商店中購買(mǎi)的藍色的笑臉糖果，只不過(guò)這個(gè)糖果中包含有離子選擇性電
  • 關(guān)鍵字： 多倫多大學(xué)  傳感器  ISE  

降低FPGA功耗的設計技巧和ISE功能分析工具

  • 新一代FPGA的速度變得越來(lái)越快，密度變得越來(lái)越高，邏輯資源也越來(lái)越多。那么如何才能確保功耗不隨這些一起增加呢?很多設計抉擇可以影響系統的功耗，這些抉擇包括從顯見(jiàn)的器件選擇到細小的基于使用頻率的狀態(tài)機值的選
  • 關(guān)鍵字： FPGA  ISE  功耗  分析    

賽靈思發(fā)布ISE 13.4 設計套件

  • 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出 ISE? 13.4設計套件。該設計套件可提供對 MicroBlaze? 微控制器系統 (MCS) 的公共訪(fǎng)問(wèn)功能、面向 28nm 7 系列 FPGA 的全新 RX 裕量分析和調試功能，以及支持面向 Artix?-7 系列和 Virtex?-7 XT 器件的部分可重配置功能。
  • 關(guān)鍵字： Xilinx  FPGA  ISE 13.4  

賽靈思推出具有全新功能的ISE 13.3設計套件

  • 全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 (Xilinx, Inc.)近日宣布推出具有全新功能的 ISE 13.3 設計套件，可幫助 DSP 設計人員在面向無(wú)線(xiàn)、醫療、航空航天與軍用、高性能計算和視頻應用的設計中輕松實(shí)現具備比特精度的單精度、雙精度、完全定制精度浮點(diǎn)數學(xué)運算。
  • 關(guān)鍵字： 賽靈思  DSP  ISE 13.3  

賽靈思推出ISE 12.3設計套件，引入AMBA 4 AXI4 IP 核

  • 　　ISE12.3增強PlanAhead 設計與分析控制臺，并進(jìn)一步優(yōu)化功耗，標志著(zhù)支持 AXI4 接口IP的推出，和即插即用FPGA 設計的實(shí)現 　　賽靈思公司（Xilinx, Inc.  ）宣布推出 ISE® 12.3設計套件，這標志著(zhù)這個(gè)FPGA 行業(yè)領(lǐng)導者針對片上系統設計的互聯(lián)功能模塊， 開(kāi)始推出滿(mǎn)足AMBA® 4 AXI4 規范的IP核，以及用于提高生產(chǎn)力的 PlanAhead™ 設計和分析控制臺，同時(shí)還推出了用于降低了Spartan®-6 FPG
  • 關(guān)鍵字： Xilinx  FPGA  ISE  

基于點(diǎn)判決域的多模盲均衡算法及其FPGA實(shí)現

  • 摘要：恒模算法無(wú)法克服信號的相位失真問(wèn)題，且穩態(tài)誤差大；修正恒模算法可以恢復信號相位，但均衡器收斂后，穩態(tài)...
  • 關(guān)鍵字： FPGA  ISE  恒模算法  修正恒模算法  多模算法  Xilinx  

讓“您”居于FPGA的用戶(hù)專(zhuān)用設計環(huán)境中

  • 作為一個(gè)負責FPGA企業(yè)市場(chǎng)營(yíng)銷(xiāo)團隊工作的人，我不得不說(shuō)，由于在工藝技術(shù)方面的顯著(zhù)成就以及硅芯片設計領(lǐng)域的...
  • 關(guān)鍵字： FPGA  ChipDesign  ISE  
共87條 5/6 |‹ « 1 2 3 4 5 6 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>