讓“您”居于FPGA的用戶(hù)專(zhuān)用設計環(huán)境中

作為一個(gè)負責FPGA 企業(yè)市場(chǎng)營(yíng)銷(xiāo)團隊工作的人，我不得不說(shuō)，由于在工藝技術(shù)方面的顯著(zhù)成就以及硅芯片設計領(lǐng)域的獨創(chuàng )性，FPGA 正不斷實(shí)現其支持片上系統設計的承諾。隨著(zhù)每一代新產(chǎn)品的推出，FPGA 在系統中具有越來(lái)來(lái)越多的功能，可作為協(xié)處理器、DSP 引擎以及通信平臺等，在某些應用領(lǐng)域甚至還可用作完整的片上系統。

因此，在摩爾定律的作用下，FPGA 產(chǎn)業(yè)的門(mén)數量不斷增加，性能與專(zhuān)門(mén)功能逐漸加強，使得 FPGA 在電子系統領(lǐng)域能夠取代此前只有 ASIC 和 ASSP 才能發(fā)揮的作用。不過(guò)，說(shuō)到底，FPGA 這種出色的硅芯片必須要有適當的設計工具輔佐，讓設計人員充分發(fā)揮 FPGA 的作用，否則再好的產(chǎn)品也毫無(wú)意義。

毫無(wú)疑問(wèn)，隨著(zhù) FPGA 硅芯片的更新?lián)Q代、推陳出新，FPGA 工具在改進(jìn)綜合運行時(shí)間、編譯時(shí)間以及布局布線(xiàn)算法方面取得重大進(jìn)步的同時(shí)，實(shí)現了更低的功耗和更高的性能。不過(guò)，上述進(jìn)步基本沒(méi)有體現在嵌入式軟件方面，而且DSP 設計人員或系統架構師并不熟悉 FPGA 設計工作。盡管FPGA的性能和定制要優(yōu)于MPU和ASSP，但許多設計團隊由于不熟悉 FPGA 設計，因此只好選擇 MPU 或ASSP，這種情況真的不該埋怨設計團隊，畢竟 MPU 或 ASSP 的設計工作要簡(jiǎn)便快捷一些，而且學(xué)習新的設計技術(shù)需要時(shí)間，導致設計團隊的設計周期延長(cháng)。若想幫助 FPGA 用戶(hù)獲得成功，FPGA 廠(chǎng)商必須實(shí)現設計工作的自動(dòng)化，但又不能強行定義用戶(hù)的設計流程。因此，我們必須滿(mǎn)足不同設計領(lǐng)域的不同要求。

從另一個(gè)角度來(lái)看，如果 FPGA 廠(chǎng)商要想進(jìn)一步推廣 FPGA，就需要在現有 VHDL 和Verilog（邏輯）設計人員的基礎上進(jìn)一步滿(mǎn)足嵌入式軟件以及 DSP 等其它設計領(lǐng)域的需求和設計方法要求。這些設計人員有自己的具體要求，需要不同的設計方法和語(yǔ)言。我們應構建一個(gè)適當的平臺，使 FPGA 廠(chǎng)商及其第三方生態(tài)合作伙伴能夠在此基礎上滿(mǎn)足具體應用及市場(chǎng)的需求。

今年 2月，隨著(zhù)最新Virtex-6 與 Spartan-6 FPGA 系列產(chǎn)品的推出，賽靈思開(kāi)始向客戶(hù)推薦“目標設計平臺”的理念。過(guò)去，我們一直為設計人員提供開(kāi)發(fā)板、硅芯片、工具、IP 以及參考設計，不過(guò)多年來(lái)，我們清楚地認識到，我們需要一個(gè)更加有效、規范的方式來(lái)為設計人員提供一個(gè)開(kāi)展設計工作的平臺?？蛻?hù)需要的是更加完整、可擴展性更強、產(chǎn)品化程度更高的解決方案，而“目標設計平臺”正是我們根據上述要求制定完成的。

目標設計平臺在充分考慮到客戶(hù)設計進(jìn)程和成功需求的基礎上集成了五大關(guān)鍵組件：1）FPGA 器件；2）IP 核；3）采用業(yè)界驗證方法的設計環(huán)境；4）強大的參考設計；5）可擴展的開(kāi)發(fā)板和套件。作為上述方案的一部分，我們還優(yōu)化了工具，旨在為邏輯、嵌入式、DSP 以及系統級設計等特定設計領(lǐng)域提供所需的各種工具和 IP，確保提高設計團隊的工作效率。邏輯設計人員自然要確保獲得含有所有傳統 FPGA 工具的完整 RTL 設計流程，以滿(mǎn)足高級平面布置、在線(xiàn)驗證以及漸增實(shí)施的需求。不過(guò)，FPGA 廠(chǎng)商需要從其它各領(lǐng)域設計人員的切實(shí)需求出發(fā)，以便使嵌入式與 DSP 設計人員以及系統架構師能將設計工作的各方面聯(lián)系在一起，高效地使用可編程邏輯。

FPGA 廠(chǎng)商多年來(lái)一直支持嵌入式和數字處理技術(shù)的發(fā)展。隨著(zhù)我們在該市場(chǎng)領(lǐng)域的發(fā)展，我們目睹了市場(chǎng)的巨大變革。尤其是過(guò)去兩年半以來(lái)，我們看到了平均有 20% 的嵌入式設計客戶(hù)正在使用一個(gè)以上的處理器。過(guò)去，客戶(hù)面臨的挑戰主要是如何自己獨立完成設計工作，而現在，我們必須為客戶(hù)提供可簡(jiǎn)化系統生成的更加自動(dòng)化的設計流程，充分發(fā)揮多處理器的作用。