FPGA設計開(kāi)發(fā)軟件Quartus II的使用技巧之： 編譯及仿真工程

5.6 編譯及仿真工程

5.6.1 編譯

編譯的步驟如下。

（1）首先把頂層模塊設置為T(mén)op-Level Entry，如圖5.15所示。

（2）選擇“processing”菜單的“Start Compilation”選項進(jìn)行編譯，如圖5.16所示。

圖5.15 設置頂層模塊 圖5.16 開(kāi)始編譯

（3）查看“message”欄中的錯誤，改正直到?jīng)]有錯誤為止。

圖5.17 編譯無(wú)錯誤

5.6.2 仿真

可以使用Quartus II Simulator在工程中仿真任何設計。根據所需的信息類(lèi)型，可以進(jìn)行功能仿真以測試設計的邏輯功能，也可以進(jìn)行時(shí)序仿真。在目標器件中測試設計的邏輯功能和最壞情況下的時(shí)序，或者采用Fast Timing模型進(jìn)行時(shí)序仿真，在最快的器件速率等級上仿真盡可能快的時(shí)序條件。

下面是利用Quartus II Simulator進(jìn)行仿真的步驟。

（1）設置頂層模塊。

Quartus II軟件可以仿真整個(gè)設計，也可以仿真設計的一部分。通過(guò)指定工程中的某一個(gè)設計實(shí)體為頂層設計實(shí)體，即可仿真該頂層實(shí)體及其所有附屬設計實(shí)體，如圖5.18所示。

（2）建立波形文件。

選擇新建其他文件對話(huà)框的“Vector Waveform File”建立.vmf文件，如圖5.19所示。

圖5.18 設置頂層模塊 圖5.19 建立仿真波形文件

（3）添加觀(guān)察信號。

通過(guò)圖5.20～圖5.22向新建的波形文件添加觀(guān)察信號。

首先通過(guò)雙擊圖5.20的空白區域添加觀(guān)察信號。

然后在彈出的對話(huà)框中填寫(xiě)要插入的信號名，如圖5.21所示。

圖5.20 在仿真界面中添加觀(guān)察信號 圖5.21 插入信號對話(huà)框

也可以使用Node Finder選擇指定的信號，如圖5.22所示。

（4）添加激勵。

通過(guò)拖曳波形，產(chǎn)生想要的激勵輸入信號?？梢酝ㄟ^(guò)如圖5.23所示的工具條為波形圖添加信號。

圖5.22 “Node Finder”對話(huà)框 圖5.23 波形控制工具條

如圖5.24所示是添加激勵后的波形示例。

圖5.24 波形示例

（5）功能仿真。

添加完激勵信號后，保存波形文件。選擇工具欄中“Simulator Tool”工具進(jìn)行仿真，如圖5.25所示。

首先做功能仿真，先單擊“Generate Functional Simulation Netlist”按鈕產(chǎn)生仿真需要的網(wǎng)表文件，然后把“Overwrite simulation input file with simulation result”選中（否則不能顯示仿真結果），單擊“Start”按鈕進(jìn)行仿真。

仿真完成后，單擊“Open”按扭打開(kāi)仿真結果，如圖5.26所示。

（6）時(shí)序仿真。

功能仿真正確后，可以加入延時(shí)模型，進(jìn)行時(shí)序仿真。將Simulation mode選為T(mén)iming模式，如圖5.27所示。

圖5.25 “Simulation Tool”對話(huà)框 圖5.26 仿真結果

圖5.27 仿真模式設置

仿真結束后，輸出的波形會(huì )出現延時(shí)，如圖5.28所示。

圖5.28 時(shí)序仿真結果的延時(shí)