<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

WTB網(wǎng)絡(luò )HDLC在FPGA中的實(shí)現

  •   1 引言   TCN(Train Communication Network)總體結構是由WTB(絞線(xiàn)式列車(chē)總線(xiàn))和MVB(多功能車(chē)輛總線(xiàn))組成,符合IEC61375-1標準。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標準中規定的WTB幀數據格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致,基帶Manchester-Biphase-L技術(shù)編解碼器現則圍繞HDLC展開(kāi)。   隨著(zhù)深亞微米工藝技術(shù)的發(fā)展,FPGA(Fie
  • 關(guān)鍵字: 通訊  無(wú)線(xiàn)  網(wǎng)絡(luò )  TCN  WTB  FPGA  MCU和嵌入式微處理器  

FPGA在語(yǔ)音存儲與回放系統中的應用

  •   1 引言   隨著(zhù)數字信號處理器、超大規模集成電路的高速發(fā)展,語(yǔ)音記錄技術(shù)已從模擬錄音階段過(guò)渡到數字錄音階段。在數字化錄音技術(shù)中,壓縮后的語(yǔ)音數據有些存儲在硬盤(pán)中,有些存儲在帶有掉電保護功能的RAM或FLASH存儲器中。筆者介紹的語(yǔ)音存儲與回放系統,未使用專(zhuān)用的語(yǔ)音處理芯片,不需要擴展接口電路,只利用FPGA作為核心控制器,就能完成語(yǔ)音信號的數字化處理,即實(shí)現語(yǔ)音的存儲與回放。   2 系統總體結構   數字化語(yǔ)音存儲與回放系統的基本工作原理是將模擬語(yǔ)音信號通過(guò)模數轉換器(A/D)轉換成數字信號
  • 關(guān)鍵字: 嵌入式系統  單片機  數字信號處理器  FPGA  語(yǔ)音存儲  MCU和嵌入式微處理器  

Synplicity:充分發(fā)揮FPGA的靈活性

  • 當ASIC越來(lái)越不能適應靈活應用的需求以及通用產(chǎn)品對低成本的要求逐漸提升,FPGA大量蠶食曾經(jīng)ASIC的市場(chǎng),每年都以超過(guò)兩位數的增長(cháng)率發(fā)展。越來(lái)越多的設計將轉向FPGA,這其中還包括了很多ASIC設計工程師。隨著(zhù)IC產(chǎn)業(yè)發(fā)展的光明前景,FPGA將以比ASIC更快的速度發(fā)展并呈現取代其的趨勢。在這樣的大市場(chǎng)環(huán)境下,以提供FPGA開(kāi)發(fā)軟件為主的Synplicity公司得到了長(cháng)足的發(fā)展,公司營(yíng)業(yè)額從2002年的4560萬(wàn)壯大到2006年的6300萬(wàn)。   隨著(zhù)FPGA技術(shù)的發(fā)展,越來(lái)越多的功能需要在
  • 關(guān)鍵字: Synplicity  FPGA  

基于FPGA的數字閉環(huán)光纖陀螺儀模擬表頭設計

  •   摘 要:光纖陀螺儀是一種用來(lái)測量角速度的傳感器。為了檢測調制解調電路是否符合設計要求,并提高陀螺的實(shí)際應用精度,本文設計了一種基于FPGA的光纖陀螺儀模擬表頭及其測試系統,能有效地檢測調制解調電路的性能。   關(guān)鍵詞:光纖陀螺;模擬表頭;FPGA;Verilog HDL   光纖陀螺是激光陀螺的一種,是慣性技術(shù)和光電子技術(shù)緊密結合的產(chǎn)物。它利用Sagnac干涉效應,用光纖構成環(huán)形光路,并檢測出隨光纖環(huán)的轉動(dòng)而產(chǎn)生的兩路超輻射光束之間的相位差,由此計算出光纖環(huán)旋轉的角速度。光纖陀螺儀主要由兩個(gè)部分組
  • 關(guān)鍵字: 嵌入式系統  單片機  光纖陀螺  模擬表頭  FPGA  MCU和嵌入式微處理器  

用FPGA設計軟件無(wú)線(xiàn)電和調制解調器

  •   本文以16-QAM RF發(fā)射數據泵的設計為例,介紹利用FPGA設計數字濾波器的技巧和器件選擇方法,說(shuō)明執行分布式計算時(shí)FPGA比DSP的優(yōu)越之處。   所有數字邏輯的基本結構   16-QAM調制器   編碼和碼元映射   平方根升余弦濾波器   設計技巧   5 MHz載波   分布式計算(DA)技術(shù)   濾波器的實(shí)現   用現場(chǎng)可編程門(mén)陣列(FPGA)設計軟件無(wú)線(xiàn)電和調制解調器可與DSP芯片媲美。雖然FPGA可輕而易舉地實(shí)現卷積編碼器等復雜邏輯功能,但在實(shí)現大量復雜計算方面卻有很
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  無(wú)線(xiàn)電  調制解調器  MCU和嵌入式微處理器  

如何利用FPGA實(shí)現優(yōu)異的家用電器設計

  • 低成本的FPGA或CPLD可以幫助家電設計師利用靈活的、集成有DSP算法的單片集成解決方案實(shí)現節能的電機控制。
  • 關(guān)鍵字: FPGA  如何利用  家用電器    

FPGA的SoC和專(zhuān)用化趨勢

  •   過(guò)去一年中,FPGA巨頭賽靈思(Xilinx)在中國大舉構建生態(tài)系統,其速度和力度讓人吃驚。2006年末,賽靈思公司董事會(huì )主席、總裁兼CEOWimRoelandts來(lái)華宣布了“促進(jìn)中國電子設計創(chuàng )新”的在華發(fā)展戰略,主要內容包括加強客戶(hù)支持力度、建立良好生態(tài)網(wǎng)絡(luò )、投資新興半導體公司以及培養未來(lái)工程設計人才,拉開(kāi)了賽靈思在中國大舉擴張的序幕。   隨后,賽靈思宣布設立了金額達7500萬(wàn)美元的亞太區技術(shù)基金,投資那些基于可編程邏輯、為重點(diǎn)行業(yè)開(kāi)發(fā)創(chuàng )新應用的公司。2007年,賽靈思又分別在上海張江和江蘇無(wú)錫
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  SoC  MCU和嵌入式微處理器  

FPGA加速滲透非傳統應用領(lǐng)域

  •   自從1985年首款FPGA器件誕生以來(lái),FPGA產(chǎn)業(yè)一方面修煉內功——從技術(shù)上來(lái)說(shuō),工藝從2μm發(fā)展到65nm,晶體管數量從8.5萬(wàn)個(gè)增長(cháng)到10億個(gè)以上;另一方面向外擴張——應用領(lǐng)域從最初的通信業(yè)不斷向消費電子、汽車(chē)、工業(yè)控制等滲透,同時(shí)在不斷“蠶食”DSP、ASIC、ASSP和嵌入式處理器的市場(chǎng)。如今,Xilinx、Altera和Actel等FPGA產(chǎn)業(yè)的領(lǐng)導廠(chǎng)商也不再是20多年前的孤軍奮戰,在其周?chē)?,FPGA開(kāi)發(fā)和應用的生態(tài)系統已然初步形成,大大促進(jìn)了FPGA產(chǎn)業(yè)的發(fā)展。   “非傳統”應用領(lǐng)域
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  晶體管  DSP  MCU和嵌入式微處理器  

基于FPGA的圖像邊緣檢測

  •   引言   圖像邊緣檢測是圖像處理的一項基本技術(shù),在工業(yè)、醫學(xué)、航天和軍事等領(lǐng)域有著(zhù)廣泛的應用。圖像處理的速度一直是一個(gè)難題。雖然DSP具備指令流水線(xiàn)特性和很高的處理速度,但其速度仍然很受限制,而利用高速可編程邏輯器件FPGA/CPLD來(lái)設計圖像邊緣檢測器可以很好的克服這個(gè)問(wèn)題,是一種全新的解決方案。   1 圖像邊緣檢測算法   用于圖像邊緣檢測的算法很多,諸如Rorberts算子、Sobel算子、Prewitt算子、Laplaceian算子等,由于Sobel算法只涉及到加法操作,并且可以取得很
  • 關(guān)鍵字: 測試  測量  FPGA  圖像邊緣檢測  DSP  MCU和嵌入式微處理器  

FPGA與DDR3 SDRAM的接口設計

  •     DDR3 SDRAM內存的總線(xiàn)速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz),1.5V的低功耗工作電壓,采用90nm制程達到2Gbits的高密度。這個(gè)架構毫無(wú)疑問(wèn)更快、更大,每比特的功耗也更低,但是如何實(shí)現FPGA和DDR3 SDRAM DIMM條的接口設計呢?   關(guān)鍵字:均衡(leveling)   如果FPGA&nbs
  • 關(guān)鍵字: FPGA  DDR3  SDRAM  接口  模擬IC  電源  

基于MAX+plusⅡ開(kāi)發(fā)平臺的EDA設計方法

  •     MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開(kāi)發(fā)CPLD 和FPGA 進(jìn)行數字系統的設計。用圖形輸入方式和文本輸入方式設計了一模60計數器,介紹了數字系統設計的一般方法和過(guò)程,揭示了其在數字系統中的重要作用。        EDA ( Elect ronic Design 
  • 關(guān)鍵字: MAX+plusⅡ  開(kāi)發(fā)平臺  EDA  CPLD  FPGA  EDA  IC設計  

32位單精度浮點(diǎn)乘法器的FPGA實(shí)現

  • 本文使用Altera Quartus II 4.1仿真軟件, 采用的器件是EPF10K100EQ 240 -1, 對乘法器進(jìn)行了波形仿真, 并采用0.5CMOS工藝進(jìn)行邏輯綜合。
  • 關(guān)鍵字: FPGA  精度  浮點(diǎn)  乘法器    

GiDEL在最新的開(kāi)發(fā)系統中采用Altera的Stratix FPGA系列

  •   Altera宣布,GiDEL的新一代PROC算法加速板和PROCxM原型開(kāi)發(fā)系統的PC_X8 PCI Express (PCIe)適配器采用了Stratix® II、Stratix II GX和Stratix III FPGA。高性能Altera® Stratix FPGA使GiDEL能夠在新的PCIe應用和設計人員開(kāi)發(fā)系統中集成更多的功能,提升系統性能。   GiDEL的PROCStar III開(kāi)發(fā)系統   面向基于PCIe的嵌入式處理應用,GiDEL的PROCStar III開(kāi)
  • 關(guān)鍵字: 嵌入式系統  單片機  Altera  PROC  FPGA  MCU和嵌入式微處理器  

賽靈思65nm產(chǎn)品摘取中國電子業(yè)界創(chuàng )新大獎

  •   賽靈思公司(Xilinx, Inc. )日前宣布其創(chuàng )新的65nm技術(shù)獲得了中國電子行業(yè)權威專(zhuān)家及電子設計社群的一致認可, 其業(yè)界唯一投入量產(chǎn)的65nmFPGA產(chǎn)品系列中的Virtex-5 LXT榮膺IDG集團下屬權威電子雜志《電子設計技術(shù)》(EDN China)頒發(fā)的數字IC與可編程器件類(lèi)2007年度“最佳產(chǎn)品獎”, 該獎項是EDN China年度創(chuàng )新獎的最高榮譽(yù)。 2007年11月9日,EDN China雜志社在深圳舉辦的創(chuàng )新大會(huì )上授予了賽靈思公司該獎項。   2007年度EDN China創(chuàng )新獎
  • 關(guān)鍵字: 嵌入式系統  單片機  賽靈思  FPGA  IC  MCU和嵌入式微處理器  

使用ISE設計工具優(yōu)化FPGA的功耗

  •   自從Xilinx公司推出FPGA二十多年來(lái),研發(fā)工作大大提高了FPGA的速度和面積效率,縮小了FPGA與ASIC之間的差距,使FPGA成為實(shí)現數字電路的優(yōu)選平臺。今天,功耗日益成為FPGA供應商及其客戶(hù)關(guān)注的問(wèn)題。   降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開(kāi)移動(dòng)電子設備等新興市場(chǎng)之門(mén)的關(guān)鍵。   Xilinx在提供低功耗FPGA解決方案方面較有經(jīng)驗。本文說(shuō)明如何應用計算機輔助設計(CAD)技術(shù),如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。   CM
  • 關(guān)鍵字: 嵌入式系統  單片機  0710_A  雜志_技術(shù)長(cháng)廊  ISE  FPGA  MCU和嵌入式微處理器  
共6410條 401/428 |‹ « 399 400 401 402 403 404 405 406 407 408 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>