<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga soc

硬件描述語(yǔ)言Verilog HDL設計進(jìn)階之: 邏輯綜合的原則以及可綜合的代碼設計風(fēng)格

  • 用always塊設計純組合邏輯電路時(shí),在生成組合邏輯的always塊中,參與賦值的所有信號都必須有明確的值,即在賦值表達式右端參與賦值的信號都必需在always @(敏感電平列表)中列出。
  • 關(guān)鍵字: VerilogHDL  邏輯綜合  FPGA  

基于CPLD的片內振蕩器設計及其優(yōu)化

  • 本文介紹一種通用的基于CPLD的片內振蕩器設計方法,它基于環(huán)形振蕩器原理,只占用片上普通邏輯資源(LE),無(wú)需使用專(zhuān)用邏輯資源(如MaxII中的UFM),從而提高了芯片的資源利用率。
  • 關(guān)鍵字: 片內振蕩器  SoC  CPLD  

基于IP的智能傳感器SOC設計

  • 利用SOC/IP芯片能組成完整的智能傳感器系統。智能傳感器傳感參數可能是多種多樣的。但從功能模塊組成來(lái)講,它主要包括數據采集模塊、補償與校正模塊、數據處理模塊、數據網(wǎng)絡(luò )通信模塊、人機界面和任務(wù)管理與調度模塊等功能單元。從而基于IP的智能傳感器SOC設計過(guò)程為:首先正確建立智能傳感器的通用模塊模型;然后合理劃分各摸塊功能規范,制定各模塊之間的接口協(xié)議與標準;再設計出一系列通用的IP核;最后把所需的通用IP核搭建整合在一起構成完整的智能傳感器系統。
  • 關(guān)鍵字: 智能傳感器系統  SoC  IP核  

基于FPGA的可配置判決反饋均衡器的設計

  • 在移動(dòng)通信和高速無(wú)線(xiàn)數據通信中,多徑效應和信道帶寬的有限性以及信道特性的不完善性導致數據傳輸時(shí)不可避免的產(chǎn)生碼間干擾,成為影響通信質(zhì)量的主要因素,而信道的均衡技術(shù)可以消除碼間干擾和噪聲,并減少誤碼率。其中判決反饋均衡器(DFE)是一種非常有效且應用廣泛得對付多徑干擾得措施。
  • 關(guān)鍵字: 無(wú)線(xiàn)數據通訊  可配置均衡器  FPGA  

Verilog HDL基礎之:實(shí)例5 交通燈控制器

  • 本實(shí)例通過(guò)Verilog HDL語(yǔ)言設計一個(gè)簡(jiǎn)易的交通等控制器,實(shí)現一個(gè)具有兩個(gè)方向、共8個(gè)燈并具有時(shí)間倒計時(shí)功能的交通燈功能。
  • 關(guān)鍵字: VerilogHDL  華清遠見(jiàn)  FPGA  交通燈控制器  

基于FPGA的CAN總線(xiàn)轉換USB接口的設計方案

  • 這里以CAN總線(xiàn)通信接口為例,詳細論述了基于FPGA的CAN總線(xiàn)轉換USB接口的設計方案。
  • 關(guān)鍵字: 光電隔離  CAN總線(xiàn)轉換器  FPGA  

SoC設計流程中的功耗管理

  • 如果不考慮功率問(wèn)題,會(huì )導致器件性能低于預期,進(jìn)而使得器件良率下降。此外,較高的功耗會(huì )要求在溫度管理方面采取更多的系統級措施??偠灾?,這些功率問(wèn)題正在造成SoC和系統成本的增加。在SoC設計流程中進(jìn)行功耗管理,能夠有效控制這些成本。
  • 關(guān)鍵字: 功率管理  功耗分析  SoC  

借助MATLAB算法數學(xué)模型實(shí)現FPGA浮點(diǎn)定點(diǎn)轉換

  • 當創(chuàng )建一個(gè) DSP 算法的數學(xué)模型時(shí),MATLAB 是天然之選,且出于硬件考慮,可以無(wú)阻礙地使用。將一個(gè)算法轉換為在 FPGA 上實(shí)現的定點(diǎn)模型是一個(gè)復雜的、可從 AccelDSP Synthesis 綜合工具提供的自動(dòng)化、加速和可視化功能中大大受益的過(guò)程。
  • 關(guān)鍵字: DSP算法  matlab  FPGA  

移動(dòng)計算SoC IP組件設計

  • 作為SoC在移動(dòng)通信控制的分支,移動(dòng)操作SoC和一般的SoC在設計上是相似的。作為一個(gè)系統的核心,SoC要完成運行、操作或控制功能,必須有相應的組件配合。而多數組件,尤其是外部組件在SoC內都要有一個(gè)對應的控制器。所以,為了實(shí)現應用對象操作,SoC要設計相當數量的組件控制器。組件控制器的設計,對SoC而言就是一些IP(Intellectual Property)組件的設計。由于可編程器件PLD具有簡(jiǎn)單易學(xué)、修改方便的特點(diǎn),常常被用來(lái)作為設計IP組件的硬件支撐。
  • 關(guān)鍵字: SoC  移動(dòng)計算  無(wú)線(xiàn)通信  

FPGA最小系統之:實(shí)例1 在A(yíng)ltera的FPGA開(kāi)發(fā)板上運行第一個(gè)FPGA程序

  • 本節旨在通過(guò)給定的工程實(shí)例——“蜂鳴器播放梁祝音樂(lè )”來(lái)熟悉Altera Quartus II軟件的基本操作、設計、編譯及仿真流程。同時(shí)使用基于A(yíng)ltera FPGA的開(kāi)發(fā)板將該實(shí)例進(jìn)行下載驗證,完成工程設計的硬件實(shí)現,熟悉Altera FPGA開(kāi)發(fā)板的使用及配置方式。
  • 關(guān)鍵字: Cyclone  Altera  FPGA  QuartusII  FPGA最小系統  

FPGA最小系統之:硬件系統的調試方法

  • 隨著(zhù)FPGA芯片的密度和性能不斷提高,調試的復雜程度也越來(lái)越高。BGA封裝的大量使用更增加了板子調試的難度。所以在調試FPGA電路時(shí)要遵循一定的原則和技巧,才能減少調試時(shí)間,避免誤操作損壞電路。
  • 關(guān)鍵字: BGA封裝  ASRAM  FPGA  QuartusII  FPGA最小系統  

硬件仿真自動(dòng)化原型驗證平臺提高定制設計FPGA式原型板的驗證效率

  • 預制與定制FPGA式原型板加入協(xié)同仿真(co-emulatiON and co-simulation)功能,能夠提供高速、高能見(jiàn)度平臺,實(shí)現SoC的快速、早期驗證。
  • 關(guān)鍵字: 硬件輔助驗證  SoC  硬件仿真  

FPGA最小系統之:硬件系統的設計技巧

  • FPGA的硬件設計不同于DSP和ARM系統,比較靈活和自由。只要設計好專(zhuān)用管腳的電路,通用I/O的連接可以自己定義。因此,FPGA的電路設計中會(huì )有一些特殊的技巧可以參考。
  • 關(guān)鍵字: EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系統  

電子系統級設計和驗證方法學(xué)在SoC設計中的應用

  • 本文討論電子系統級(ESL)設計和驗證方法學(xué)在系統級芯片(SoC)設計中的應用。ESL設計是能夠讓SoC設計工程師以緊密耦合方式開(kāi)發(fā)、優(yōu)化和驗證復雜系統架構和嵌入式軟件的一套方法學(xué),它還提供下游寄存器傳輸級(RTL)實(shí)現的驗證基礎。已有許多世界領(lǐng)先的系統和半導體公司采用ESL設計。他們利用ESL開(kāi)發(fā)具有豐富軟件的多處理器器件,這些器件為創(chuàng )新終端產(chǎn)品獲得成功提供必需的先進(jìn)功能性和高性能。
  • 關(guān)鍵字: 架構師視圖  時(shí)序捕獲  SoC  

FPGA最小系統之:最小系統電路分析

  • FPGA的管腳主要包括:用戶(hù)I/O(User I/O)、配置管腳、電源、時(shí)鐘及特殊應用管腳等。其中有些管腳可有多種用途,所以在設計FPGA電路之前,需要認真的閱讀相應FPGA的芯片手冊。
  • 關(guān)鍵字: Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統  
共7974條 97/532 |‹ « 95 96 97 98 99 100 101 102 103 104 » ›|

fpga soc介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga soc!
歡迎您創(chuàng )建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>