<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga soc

C語(yǔ)言平臺 縮短SoC前期設計時(shí)間

  •   在設計上能減少結構探索時(shí)間的C語(yǔ)言平臺,在結構上如何以新思考突破?   以往半導體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype),接著(zhù)鎖定幾項晶片重要規格,依此找出最適合該晶片的結構,這種方式最大缺點(diǎn)是作業(yè)時(shí)間非常冗長(cháng)。然而,C語(yǔ)言平臺的設計方式則是,利用軟體模擬分析檢討晶片結構,以往FPGA平臺的樣品,大約需要半年左右的結構探索時(shí)間,如果採用C語(yǔ)言平臺的設計方式,只需要花費約2周~1個(gè)月的時(shí)間。   目前開(kāi)發(fā)最快的是日本沖電氣,以
  • 關(guān)鍵字: 嵌入式系統  單片機  C語(yǔ)言  SoC  FPGA  MCU和嵌入式微處理器  

基于SoC的數字攝像系統

  •   1 概述   數字攝像機的最大特點(diǎn)在于信號數字化。它由成像芯片CCD將靜止或活動(dòng)的圖像分解成像素,并轉換成電信號。這些信號由數字攝像機內的數字信號轉換器轉換成數字信號,再經(jīng)微處理器進(jìn)行圖像處理和數據壓縮編碼后送到內部或外部存儲器,同時(shí)也可送到LCD/TV顯示屏。   存儲器中的數字信息通過(guò)接口輸入電腦再變成圖像。借助于CPU所提供的圖像處理軟件,按人們意愿進(jìn)行加工、編輯等處理,然后由彩色打印機制成一張理想的圖像。更重要的是,數字委員會(huì )還能通過(guò)電腦網(wǎng)絡(luò )傳到世界各地。   與模擬攝像機相比較,數字攝
  • 關(guān)鍵字: 嵌入式系統  單片  數字攝像機  LCD/TV  CCD  SoC  ASIC  

硬盤(pán)驅動(dòng)器市場(chǎng)增長(cháng)迅速 LSI讀取信道出貨超10億

  •   LSI 公司宣布使用其讀取信道技術(shù)的硬盤(pán)驅動(dòng)器出貨量已超過(guò)10億,該里程碑進(jìn)一步加強了公司在硬盤(pán)驅動(dòng)器SoC系統級芯片部件方面的技術(shù)領(lǐng)先地位。   LSI讀取信道技術(shù)源自AT&T,作為Bell實(shí)驗室通訊開(kāi)拓工作的一部分,自1992起讀取信道開(kāi)始量產(chǎn)。LSI在讀取信道技術(shù)方面的開(kāi)發(fā)方面一直處于市場(chǎng)領(lǐng)先地位,近期剛推出了業(yè)界第一款65nm迭代解碼讀取信道解決方案。*   “該里程碑式的數字代表著(zhù)自讀取信道技術(shù)獲得采用以來(lái)30%的硬盤(pán)數量?!盠SI存儲周邊產(chǎn)品部門(mén)執行副總裁和總經(jīng)理Ruedige
  • 關(guān)鍵字: 消費電子  LSI  硬盤(pán)驅動(dòng)器  SoC  操作系統  消費電子  

杰得三大系列多媒體SOC芯片亮相高交會(huì )

  •     作為業(yè)界領(lǐng)先的多媒體SoC芯片以及解決方案提供商,上海杰得微電子今年再次盛變裝亮相中國國際高新技術(shù)成果交易會(huì )(高交會(huì ))。這已是杰得連續第三年參加此次盛會(huì )。     在本次高交會(huì )上,杰得展示了擁有自主知識產(chǎn)權的三大系列多媒體SoC芯片。其中包括廣獲殊榮的Z228、全球首款支持多格式硬件解碼的移動(dòng)多媒體處理器X900,以及高集成度多媒體SoC芯片A100。由于其在芯片架構、自主音頻格式開(kāi)發(fā)等方面的突出貢獻,本屆高交會(huì )組委會(huì )為A100頒發(fā)了“
  • 關(guān)鍵字: SOC  多媒體  杰得  

FPGA在語(yǔ)音存儲與回放系統中的應用

  •   1 引言   隨著(zhù)數字信號處理器、超大規模集成電路的高速發(fā)展,語(yǔ)音記錄技術(shù)已從模擬錄音階段過(guò)渡到數字錄音階段。在數字化錄音技術(shù)中,壓縮后的語(yǔ)音數據有些存儲在硬盤(pán)中,有些存儲在帶有掉電保護功能的RAM或FLASH存儲器中。筆者介紹的語(yǔ)音存儲與回放系統,未使用專(zhuān)用的語(yǔ)音處理芯片,不需要擴展接口電路,只利用FPGA作為核心控制器,就能完成語(yǔ)音信號的數字化處理,即實(shí)現語(yǔ)音的存儲與回放。   2 系統總體結構   數字化語(yǔ)音存儲與回放系統的基本工作原理是將模擬語(yǔ)音信號通過(guò)模數轉換器(A/D)轉換成數字信號
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  語(yǔ)音存儲  MCU和嵌入式微處理器  

基于FPGA的32 Kbit/s CVSD語(yǔ)音編解碼器的實(shí)現

  •   64 Kbit/s的A律或μ律的對數壓擴PCM編碼在大容量的光纖通信系統和數字微波系統中已得到廣泛應用,但由于占用較大的傳輸帶寬和具有復雜的成幀結構,PCM編碼不適合無(wú)線(xiàn)語(yǔ)音系統的應用。連續可變斜率增量(Continuously Variable Slope Delta,CVSD)調制以其較低的應用難度、成本和編碼速率,較好的語(yǔ)音質(zhì)量廣泛應用于戰術(shù)通信網(wǎng)、衛星通信、藍牙等無(wú)線(xiàn)語(yǔ)音傳輸領(lǐng)域。近年來(lái)FPGA不斷發(fā)展演化,并在構架方面針對DSP應用有了顯著(zhù)增強。這些增強使得FPGA能夠支持各領(lǐng)域的眾多復雜D
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  CVSD  語(yǔ)音編解碼器  MCU和嵌入式微處理器  

富士通微電子推出新款移動(dòng)WiMAX SoC產(chǎn)品

  •   富士通(Fujitsu)微電子(上海)有限公司近日宣布,富士通微電子將參加10月22-23日于臺北TICC舉辦的2007WiMAXForumTaipeiShowcase&Conference,并將在會(huì )上推出其最新的WiMAX移動(dòng)設備技術(shù)。   富士通微電子將推出其MB87K21802.16e-2005移動(dòng)WiMAXSoC產(chǎn)品,這是一款單芯片MAC和PHY混合信號設備,它優(yōu)化了移動(dòng)終端及PC卡的使用。在實(shí)際環(huán)境中,基于MIMO技術(shù)的無(wú)線(xiàn)演示操作,展示了如何以多媒體流的方式,將存儲在視頻服務(wù)器上
  • 關(guān)鍵字: 通訊  無(wú)線(xiàn)  網(wǎng)絡(luò )  富士通  WiMAX  SoC  無(wú)線(xiàn)網(wǎng)絡(luò )  

基于FPGA的32Kbit/s CVSD語(yǔ)音編解碼器的實(shí)現

  • 筆者結合FPGA的靈活性、強大的數字信號處理能力、較短的開(kāi)發(fā)周期,提出了基于FPGA的32 Kbit/s CVSD語(yǔ)音編解碼器。
  • 關(guān)鍵字: FPGA  CVSD  Kbit  32    

采用AVR單片機對FPGA進(jìn)行配置

  •     Altera公司的ACEX、FLEX等系列的FPGA芯片應用廣泛,但其FPGA基于SRAM結構,決定電路邏輯功能的編程數據存儲于SRAM中。由于SRAM的易失性,每次上電時(shí)必須重新把編程數據裝載到SRAM中,這一過(guò)程就是FPGA的配置過(guò)程。FPGA的配置分為主動(dòng)式和被動(dòng)式。在主動(dòng)模式下,FPGA上電后主動(dòng)將配置數據從專(zhuān)用的EPROM(如EPC1,EPC2等)加載到SRAM中。被動(dòng)模式下,FPGA為從屬器件,由相應的控制電路或微處理器控制配置過(guò)程,包括通過(guò)下載
  • 關(guān)鍵字: 單片機  FPGA  MCU和嵌入式微處理器  

FPGA的堆疊封裝,欲革背板與SoC的命

  •   FPGA最基本的應用是橋接。隨著(zhù)FPGA的門(mén)數不斷提高,雄心勃勃的FPGA巨頭們早已不滿(mǎn)足這些,他們向著(zhù)信號處理、互聯(lián)性和高速運算方向發(fā)展。未來(lái),FPGA還有望與模擬和存儲器廠(chǎng)商合作,做出SIP(堆疊封裝)。   最近,筆者訪(fǎng)問(wèn)了Xilinx公司的CTO Ivo Bolsens,他說(shuō)未來(lái)的FPGA一方面是在功耗、性能、價(jià)格方面進(jìn)行不停地改進(jìn),未來(lái)將出現革命性的變化就是利用推迭封裝(SIP),一個(gè)封裝里面放多個(gè)裸片的技術(shù),那么FPGA平臺可能就會(huì )成為一個(gè)標準的、虛擬的SoC(Virtual SoC)的
  • 關(guān)鍵字: FPGA  SoC  MCU和嵌入式微處理器  

基于FPGA的計算機防視頻信息泄漏系統設計

  •   假如顯示終端為數字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計算機每個(gè)像素點(diǎn)的圖像信號經(jīng)過(guò)數字光處理DLP(Digital Light Processing)后,存入SDRAM雙向緩存器,當一幀圖像接收完畢時(shí),內部數據處理電路同時(shí)激發(fā)各像素點(diǎn)對應的微鏡運動(dòng),完成一幀圖像的顯示。DMD顯示器峰值數字驅動(dòng)電壓不超過(guò)33.5V,電磁輻射很低,且各微鏡片同時(shí)驅動(dòng),形成相互干擾的向外輻射信號,解碼難度極大,從而使其成為無(wú)信息泄漏的顯示器。此時(shí),視頻電纜的輻射在整個(gè)視頻通路
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  視頻信息  MCU和嵌入式微處理器  

嵌入式系統中從串配置FPGA的實(shí)現

  •   本文主要論述在A(yíng)RM嵌入式系統中如何實(shí)現FPGA從串配置的方法,將系統程序及配置數據存儲在系統Flash中,利用ARM的通用I/O口產(chǎn)生配置時(shí)序,省去專(zhuān)用的配置PROM。   文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4480X,FPGA采用xilinx   公司spartan3E系列中的XC3S100E,詳細討論FPGA的從串配置的時(shí)序,同時(shí)論述S3C4480X從串配置spartan3E系列FPGA的軟、硬件實(shí)現方法。實(shí)踐證明,該方法在成本、體積、靈活性上均具有優(yōu)勢
  • 關(guān)鍵字: 嵌入式系統  單片機  嵌入式  FPGA  MCU和嵌入式微處理器  

基于FPGA的TDI-CCD時(shí)序電路的設計

  • 文中較為詳細地介紹了TDI-CCD的結構和工作原理,并根據工程項目所使用的IL-E2 TDI-CCD的特性,設計了一種基于現場(chǎng)可編程門(mén)陣列 (FPGA) 的TDI-CCD時(shí)序電路
  • 關(guān)鍵字: FPGA  CCD  TDI  時(shí)序電路    

在嵌入式系統中用FPGA進(jìn)行開(kāi)發(fā)的幾個(gè)發(fā)展方向

  •     顧名思義,嵌入式系統指的是嵌入到系統內部的計算機系統,是面向特定應用設計的專(zhuān)用計算機系統。     早期的嵌入式系統一般是以通用處理器或單片機為核心,在外圍電路中加入存儲器、功率驅動(dòng)器、通信接口、顯示接口、人機輸入接口等外圍接口,再加上應用軟件,有些還加上了嵌入式操作系統,從而構成完整的系統。   隨著(zhù)微電子技術(shù)的進(jìn)步,SoC已經(jīng)在很多應用中取代了傳統的以單片機為中心的架構,將很多外設和存儲器集成在一個(gè)芯片中,使系統的
  • 關(guān)鍵字: 嵌入式系統  FPGA  MCU和嵌入式微處理器  

FPGA助力高端存儲器接口設計

  • 高性能系統設計師在滿(mǎn)足關(guān)鍵時(shí)序余量的同時(shí)要力爭獲得更高性能,而存儲器接口設計則是一項艱巨挑戰。雙倍數據速率SDRAM和4倍數據速率SDRAM都采用源同步接口來(lái)把數據和時(shí)鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內部利用時(shí)鐘來(lái)鎖存數據,此舉可消除接口控制問(wèn)題(例如在存儲器和FPGA間的信號傳遞時(shí)間),但也為設計師帶來(lái)了必須解決的新挑戰。  關(guān)鍵問(wèn)題之一就是如何滿(mǎn)足各種讀取數據捕捉需求以實(shí)現高速接口。隨著(zhù)數據有效窗越來(lái)越小,該問(wèn)題也益發(fā)重要;同時(shí),更具挑戰性的問(wèn)題是,如何讓接收到的時(shí)鐘與數據中
  • 關(guān)鍵字: FPGA  存儲器  接口  模擬IC  
共7974條 494/532 |‹ « 492 493 494 495 496 497 498 499 500 501 » ›|

fpga soc介紹

您好,目前還沒(méi)有人創(chuàng )建詞條fpga soc!
歡迎您創(chuàng )建該詞條,闡述對fpga soc的理解,并與今后在此搜索fpga soc的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>