EEPW首頁(yè) >>
主題列表 >>
dsp-mode
dsp-mode 文章 進(jìn)入dsp-mode技術(shù)社區
雙核DSP片TMS320VC5421并行引導方案
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
- 關(guān)鍵字： 雙核 DSP TMS320VC5421 并行引導
CEVA助力凌陽(yáng)科技批量出貨新型家庭娛樂(lè )SoC芯片
- 全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(SIP)平臺解決方案和數字信號處理器(DSP)內核授權廠(chǎng)商CEVA公司宣布，凌陽(yáng)科技有限公司(Sunplus Technology Co., Ltd.)已經(jīng)實(shí)現采用CEVA-TeakLite-III DSP進(jìn)行高清音頻處理的系列家庭娛樂(lè )SoC產(chǎn)品批量出貨。
- 關(guān)鍵字： CEVA 凌陽(yáng)科技 DSP
Altera率先在28nm FPGA上測試復數高性能浮點(diǎn)DSP設計
- Altera公司30日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復數高性能浮點(diǎn)數字信號處理(DSP)設計。獨立技術(shù)分析公司Berkeley設計技術(shù)有限公司(BDTI)驗證了能夠在A(yíng)ltera Stratix? V和Arria? V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現Altera浮點(diǎn)DSP設計流程，同時(shí)驗證了要求較高的浮點(diǎn)DSP應用的性能。 Altera的浮點(diǎn)DSP設計流程經(jīng)過(guò)規劃，能夠快速適應可參數賦值接口的設計更改，其工作環(huán)境包括來(lái)自MathWorks
- 關(guān)鍵字： Altera FPGA DSP
dsp-mode介紹
您好，目前還沒(méi)有人創(chuàng )建詞條dsp-mode!
歡迎您創(chuàng )建該詞條，闡述對dsp-mode的理解，并與今后在此搜索dsp-mode的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對dsp-mode的理解，并與今后在此搜索dsp-mode的朋友們分享。 創(chuàng )建詞條
dsp-mode相關(guān)帖子
dsp-mode資料下載
dsp-mode專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473