Altera率先在28nm FPGA上測試復數高性能浮點(diǎn)DSP設計

　　Altera公司30日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復數高性能浮點(diǎn)數字信號處理(DSP)設計。獨立技術(shù)分析公司Berkeley設計技術(shù)有限公司(BDTI)驗證了能夠在Altera Stratix® V和Arria  V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現Altera浮點(diǎn)DSP設計流程，同時(shí)驗證了要求較高的浮點(diǎn)DSP應用的性能。

　　Altera的浮點(diǎn)DSP設計流程經(jīng)過(guò)規劃，能夠快速適應可參數賦值接口的設計更改，其工作環(huán)境包括來(lái)自MathWorks的MATLAB和Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統HDL設計更迅速的實(shí)現并驗證復數浮點(diǎn)算法。這一設計流程非常適合設計人員在應用中采用高性能DSP，這些應用包括，雷達、無(wú)線(xiàn)基站、工業(yè)自動(dòng)化、儀表和醫療圖像等。

　　Altera產(chǎn)品市場(chǎng)總監Alex Grbic評論說(shuō)：“Altera的浮點(diǎn)解決方案支持設計人員充分利用FPGA為DSP數據通路提供的強大的高性能浮點(diǎn)資源。通過(guò)BDTI對我們解決方案的測試，Altera打破了FPGA僅限于高性能定點(diǎn)處理這一傳統。”

　　對于這一研究，BDTI基準測試矩陣方程求解器采用了Cholesky和QR分解方法。矩陣求逆是雷達系統、多輸入多輸出(MIMO)無(wú)線(xiàn)系統以及醫療成像和很多其他DSP應用所使用的代表性處理功能。

　　在對Altera浮點(diǎn)設計流程評估中，BDTI宣布：“在一個(gè)平臺上采用統一的工具，Altera浮點(diǎn)設計流程簡(jiǎn)化了在FPGA中實(shí)現復數浮點(diǎn)DSP算法的過(guò)程。”報告進(jìn)行了補充：“通過(guò)功能集成，在算法級和FPGA級實(shí)現了快速開(kāi)發(fā)和設計空間管理，最終減少了在設計上的投入。”