EEPW首頁(yè) >>
主題列表 >>
dds+pll
dds+pll 文章 進(jìn)入dds+pll技術(shù)社區
如何滿(mǎn)足復雜系統的高性能時(shí)序需求
- 時(shí)鐘設備設計使用 I2C 可編程小數鎖相環(huán) (PLL)，可滿(mǎn)足高性能時(shí)序需求，這樣可以產(chǎn)生零 PPM(百萬(wàn)分之一)合成誤差的頻率。高性能時(shí)鐘 IC 具有多個(gè)時(shí)鐘輸出，用于驅動(dòng)打印機、掃描儀和路由器等應用系統的子系統，例如處理器、FPGA、數據轉換器等。此類(lèi)復雜系統需要動(dòng)態(tài)更新參考時(shí)鐘的頻率，以實(shí)現 PCIe 和以太網(wǎng)等其它諸多協(xié)議?！ r(shí)鐘 IC 屬于 I2C 從器件，需要主控制器來(lái)
- 關(guān)鍵字： I2C PLL
基于FPGA和DDS技術(shù)的軟件無(wú)線(xiàn)電可控數字調制器的設計
- 本系統在分析數字調制技術(shù)和DDS原理的基礎上，詳述了一種基于FPGA的DSP技術(shù)和DDS技術(shù)的適合于軟件無(wú)線(xiàn)電使用的可控數字調制器的設計過(guò)程，并在系統中進(jìn)行了功能驗證。此調制器以FPGA硬件平臺為核心，可實(shí)現ASK，FSK，PSK，QAM等調制方式，靈活性強。
- 關(guān)鍵字： 數字調制技術(shù) 軟件無(wú)線(xiàn)電 DDS
基于DSP+FPGA技術(shù)的高精度程控交流電源的實(shí)現
- 介紹了一種基于DSP+FPGA芯片技術(shù)的高精度程控交流電源的實(shí)現方法，利用FPGA實(shí)現了任意波形發(fā)生功能，并對功率逆變等電路進(jìn)行了詳細的分析和設計，最后給出了實(shí)驗結果以及相關(guān)波形。
- 關(guān)鍵字： 任意波形發(fā)生 諧波 DDS
基于FPGA的流水線(xiàn)結構DDS多功能信號發(fā)生器的設計與實(shí)現
- 在應用FPGA進(jìn)行DDS系統設計過(guò)程中，選擇芯片的運行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的，從發(fā)展趨勢和運算要求看，系統速度指標的意義比面積指標更趨重要?；诖?，介紹了一種流水線(xiàn)結構來(lái)優(yōu)化傳統的相位累加器，在QuartusⅡ開(kāi)發(fā)環(huán)境下搭建系統模型、仿真及下載，并采用嵌入式邏輯分析儀分析和驗證了實(shí)驗結果。該系統可以完成多位頻率控制字的累加，能夠產(chǎn)生正弦波、方波和三角波，具有良好的實(shí)時(shí)性。
- 關(guān)鍵字： 流水線(xiàn)相位累加器 DDS FPGA
基于FPGA的雙路可移相任意波形發(fā)生器
- 本文論述了利用用FPGA來(lái)開(kāi)發(fā)DDS函數發(fā)生器的總體設計思路，詳細討論了任意波形產(chǎn)生、頻率精確調整、雙路移相輸出、PWM調制波產(chǎn)生、D/A轉換與濾波電路、鍵盤(pán)與顯示等諸方面軟硬件實(shí)現方法。 整個(gè)設計
- 關(guān)鍵字： DDS 任意波形發(fā)生器 FPGA
如何根據數據表規格算出鎖相環(huán)（PLL）中的相位噪聲
- 也許你也會(huì )跟我一樣認為典型數據表中的某些規格難以理解，這是因為其中涵蓋了一些你不太熟悉的隱含慣例。對許多RF系統工程師而言，其中一種規格便是鎖相環(huán)(PLL)中的相位噪聲。當信號源被用作本機振蕩器(LO)或高速時(shí)鐘時(shí)，相位噪聲性能對滿(mǎn)足系統要求起到了重要作用。最初從數據表中推斷出該規格時(shí)似乎就像一個(gè)獨立的項目。下面我來(lái)講解一下如何通過(guò)讀取PLL的相位噪聲規格來(lái)對您的無(wú)線(xiàn)電或高速應用可達到的性能進(jìn)行初步評估?！ ∽⒁?，PLL是一種控制回路，這種系統具備頻率響應功能。參考路徑中生成的噪聲受控于回路中對系統輸
- 關(guān)鍵字： PLL VCO
PLL回路濾波器設計的調整指南
- 假設您已經(jīng)通過(guò)迭代信息傳遞相位邊限和回路帶寬在鎖相環(huán)(PLL)上花費了一些時(shí)間。但遺憾地是，還是無(wú)法在相位噪聲、雜散和鎖定時(shí)間之間達成良好的平衡。感到泄氣?想要放棄?等一下!你是否試過(guò)伽馬優(yōu)化參數? 伽馬優(yōu)化參數 伽馬是一個(gè)數值大于零的變量。當伽馬等于1時(shí)，相位邊限在回路頻處會(huì )達到最大值(圖1)。很多回路濾波器設計方法把伽馬值設為1，這是個(gè)很好的起點(diǎn)，但還有進(jìn)一步優(yōu)化的空間?！ D1：伽馬等于1時(shí)的波德圖 伽馬能夠有效用于優(yōu)化帶內相位噪聲，尤其是因壓控振蕩器 (VCO) 帶來(lái)
- 關(guān)鍵字： PLL 回路濾波器
PLL回路濾波器設計的調整指南
- 假設您已經(jīng)通過(guò)迭代信息傳遞相位邊限和回路帶寬在鎖相環(huán)(PLL)上花費了一些時(shí)間。但遺憾地是，還是無(wú)法在相位噪聲、雜散和鎖定時(shí)間之間達成良好的平衡。感到泄氣?想要放棄?等一下!你是否試過(guò)伽馬優(yōu)化參數? 伽馬優(yōu)化參數 伽馬是一個(gè)數值大于零的變量。當伽馬等于1時(shí)，相位邊限在回路頻處會(huì )達到最大值(圖1)。很多回路濾波器設計方法把伽馬值設為1，這是個(gè)很好的起點(diǎn)，但還有進(jìn)一步優(yōu)化的空間?！ D1：伽馬等于1時(shí)的波德圖 伽馬能夠有效用于優(yōu)化帶內相位噪聲，尤其是因壓控振蕩器 (VCO) 帶來(lái)
- 關(guān)鍵字： PLL 濾波器
dds+pll介紹
您好，目前還沒(méi)有人創(chuàng )建詞條dds+pll!
歡迎您創(chuàng )建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng )建詞條
dds+pll電路
dds+pll相關(guān)帖子
dds+pll資料下載
dds+pll專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473