基于 CPLD EPM570T100C5的通用直流調速模塊設計

式中：U為電機電樞電壓，來(lái)自雙向可控硅輸出電壓U0；Ra為電樞回路電阻；T為電磁轉矩；φ為每極磁通；Ce為電動(dòng)勢常數；CT為轉矩常數。
設磁通保持不變，電樞電路中也沒(méi)有串聯(lián)可調外電阻，減小電動(dòng)機電樞供電電壓時(shí)，由于轉速不立即發(fā)生變化，反電動(dòng)勢也暫不發(fā)生變化，此時(shí)電樞電流減小，轉矩也減小，若阻轉矩未變，則合成轉矩小于零，轉速下降，反電動(dòng)勢減小，電樞電流和電磁轉矩也隨之增大，直到達到轉矩平衡時(shí)為止，但此時(shí)轉速已較原來(lái)的降低了。由于調速時(shí)磁通不變，故也為稱(chēng)之恒轉矩調速。

3 FPGA核心設計
3．1 主模塊
采用自頂向下的設計方法，主模塊原理圖如圖3所示。包括speed_detection為速度檢測、speed_control為速度控制、RS 485為串口通信、gate_control為主控子模塊4部分。speedpulse為V／F轉換后的速度脈沖信號；start和stop分別為起動(dòng)和停止按鍵的輸入信號；inc和dec分別為加減速按鍵的輸入信號；zeroin為同步過(guò)零脈沖的輸入信號；rxd，txd，notre和de連接到RS 485接口芯片MAX3485E；alarm為超速報警信號；led0～led5為速度顯示6位數碼管的輸出信號；maincj為主接觸器的控制信號；redled和greenled分別為紅綠燈輸出信號；pulse I和pLalseⅡ為正反組雙向可控硅控制信號。