<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld/fpga

基于FPGA的高速高精度頻率測量的研究

  • 本文介紹的測頻方法,不僅消除了直接測頻方法中對測量頻率需要采用分段測試的局際,而且在整個(gè)測試頻段內能夠保持高精度不變。
  • 關(guān)鍵字: FPGA  高精度  頻率  量的研究    

CPLD在多路高速同步數據采集系統中的應用

  • 采用VHDL語(yǔ)言設計,用CPLD控制模/數轉換電路,完成多路模擬輸入的高速同步數/模轉,具有容錯和自檢能力。
  • 關(guān)鍵字: CPLD  多路  同步數據采集  系統    

I2C器件接口IP核的CPLD設計

  • 根據單片機I2C串行擴展的特點(diǎn),在EDA軟件MaxplusII的環(huán)境下,利用AHDL語(yǔ)言,建立IP核。
  • 關(guān)鍵字: CPLD  I2C  器件  接口    

PSD813F2在FPGA配置中的應用

  • 可編程外圍器件PSD應用于單片機系統后,簡(jiǎn)化了單片機外圍電路的設計,增加了系統的可靠性;利用PSD與單片機組成的系統,通過(guò)計算機串口對FPGA進(jìn)行實(shí)時(shí)在線(xiàn)編程、仿真和配置。
  • 關(guān)鍵字: 813F  FPGA  PSD  813    

用PowerPC860實(shí)現FPGA配置

  • 介紹如何用PowerPC860(MPC860)進(jìn)行FPGA(Xilinx的Virtex-II系列)的配置;給出進(jìn)行FPGA配置所需的詳細時(shí)序圖和原理圖。
  • 關(guān)鍵字: PowerPC  FPGA  860    

利用FPGA實(shí)現MMC2107與SDRAM接口設計

  • 介紹基于現場(chǎng)可編程門(mén)陣列(FPGA),利用VHDL語(yǔ)言設計實(shí)現MMC2107與SDRAM接口電路。文中包括MMC2107組成結構、SDRAM存儲接口結構和SDRAM控制狀態(tài)機的設計。
  • 關(guān)鍵字: SDRAM  FPGA  MMC    

基于CPLD的高壓電力線(xiàn)FSK MODEM設計

  • 介紹應用CPLD實(shí)現非標準的FSK MODEM的設計方法;探討如何優(yōu)化算法和改良電路來(lái)減少系統的誤碼率,并給出應用電路。
  • 關(guān)鍵字: MODEM  設計  FSK  力線(xiàn)  CPLD  高壓電  基于  

用TMS320LF2407和FPGA實(shí)現電能質(zhì)量監測

  • 提出用TMS320LF2407和FPGA實(shí)現電能監測的一種方案,闡述各模塊的設計和實(shí)現方法,本方案中,FPGA用于采樣16路交流信號并進(jìn)行64次諧波分析。
  • 關(guān)鍵字: 質(zhì)量  監測  電能  實(shí)現  FPGA  TMS320LF2407  

一種基于CPLD的PWM控制電路設計

  • 介紹了利用硬件描述語(yǔ)言VHDL設計的一種基于CPLD的PWM控制電路。
  • 關(guān)鍵字: 電路設計  控制  PWM  CPLD  基于  

Vitex-4平臺FPGA

  •   Xilinx公司基于A(yíng)SMBLTM(Advanced Silicon Modular Block)架構最近推出第4代Virtex系列器件Vitex-4平臺FPGA,成為具有成本優(yōu)勢的ASIC和ASSP替代解決方案。 Vitex-4平臺FPGA   Vitex-4平臺FPGA系列(Vitex-4 LX、SX、FX)提供不同的內核功能組合(見(jiàn)圖1)。邏輯、存儲器、并行和串行I/O、嵌入式處理器、高性能DSP、增強時(shí)鐘管理、硬IP、混合信號以及其他功能模塊的優(yōu)化組合使Vitex-4系列可以完美地滿(mǎn)足特定
  • 關(guān)鍵字: FPGA  嵌入式  

博物館智能防盜保護器系統設計

  • 摘    要:本設計的目的是實(shí)現博物館藏品防盜和保護的智能化。以微處理器為核心,利用美國國家半導體的彩色圖像傳感器LM9628和溫度傳感器LM19進(jìn)行環(huán)境監控,并控制報警系統和空調系統以及進(jìn)行圖像處理。關(guān)鍵詞:圖像傳感器;溫度傳感器;AVR單片機;CPLD引言博物館內的藏品常常受到人為盜竊的威脅,周?chē)h(huán)境的變化也會(huì )對其造成破壞,因此需要極為可靠的防盜系統及完善的空調系統,本設計的目的就是實(shí)現對館藏品的智能化防盜和保護。博物館關(guān)閉時(shí)便可將此防盜保護器啟動(dòng),通過(guò)CMOS傳感器對博
  • 關(guān)鍵字: AVR單片機  CPLD  圖像傳感器  溫度傳感器  

嵌入式同步時(shí)鐘系統的設計與實(shí)現

  • 摘    要:本文介紹了一種基于嵌入式微控制器MSP430構建的嵌入式同步時(shí)鐘系統的設計與實(shí)現方案,在實(shí)現了網(wǎng)絡(luò )時(shí)鐘同步的基礎上又提供了方便易用的網(wǎng)絡(luò )管理接口。關(guān)鍵詞:同步時(shí)鐘;MSP430單片機;數字鎖相環(huán);CPLD同步時(shí)鐘系統是同步設備中實(shí)現同步通信的核心,因此,要實(shí)現數字同步網(wǎng)的設備同步就要求同步時(shí)鐘系統一方面要能提供精確的定時(shí)同步,另一方面還要能方便實(shí)現網(wǎng)絡(luò )管理中心對同步時(shí)鐘的管理。本文詳細介紹了利用嵌入式微控制器MSP430單片機和數字鎖相環(huán)(DPLL)來(lái)實(shí)現嵌入式
  • 關(guān)鍵字: CPLD  MSP430單片機  數字鎖相環(huán)  同步時(shí)鐘  

嵌入式同步時(shí)鐘系統的設計與實(shí)現

  • 摘    要:本文介紹了一種基于嵌入式微控制器MSP430構建的嵌入式同步時(shí)鐘系統的設計與實(shí)現方案,在實(shí)現了網(wǎng)絡(luò )時(shí)鐘同步的基礎上又提供了方便易用的網(wǎng)絡(luò )管理接口。關(guān)鍵詞:同步時(shí)鐘;MSP430單片機;數字鎖相環(huán);CPLD同步時(shí)鐘系統是同步設備中實(shí)現同步通信的核心,因此,要實(shí)現數字同步網(wǎng)的設備同步就要求同步時(shí)鐘系統一方面要能提供精確的定時(shí)同步,另一方面還要能方便實(shí)現網(wǎng)絡(luò )管理中心對同步時(shí)鐘的管理。本文詳細介紹了利用嵌入式微控制器MSP430單片機和數字鎖相環(huán)(DPLL)來(lái)實(shí)現嵌入式
  • 關(guān)鍵字: CPLD  MSP430單片機  數字鎖相環(huán)  同步時(shí)鐘  

列車(chē)車(chē)載GPS智能里程表的網(wǎng)絡(luò )化設計

  • 摘    要:本文提出了采用基于GPS的行駛里程數據采集和通過(guò)網(wǎng)絡(luò )通信控制器WebChip進(jìn)行網(wǎng)絡(luò )化數據管理的智能里程表設計,并給出了具體設計方案。關(guān)鍵詞:車(chē)輛管理;GPS;WebChip;CPLD引言在鐵路列車(chē)車(chē)輛管理過(guò)程中,對列車(chē)每一節車(chē)廂行駛里程的統計,是對車(chē)廂進(jìn)行管理和維護的一個(gè)重要依據。因此,獲取精確的行駛里程對于鐵路系統的高效、安全運營(yíng)無(wú)疑是非常重要的。計算行駛里程的傳統方法:一種是靠人工估計,費時(shí)費力且不夠準確;另一種是通過(guò)計算列車(chē)車(chē)輪行駛的距離,這種方法操作復
  • 關(guān)鍵字: CPLD  GPS  WebChip  車(chē)輛管理  

使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序

  • 摘   要: 本文總結了使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序應用,以及在VHDL中使用不同類(lèi)型RAM的方法。關(guān)鍵詞: LeonardoSpectrum;FPGA;VHDLLeonardoSpectrum 是Mentor Graphics公司設計的功能強大的EPLD/FPGA/ASIC綜合工具,支持大部分EPLD/FPGA廠(chǎng)商的產(chǎn)品。LeonardoSpectrum支持VHDL、Verilog、EDIF的綜合、優(yōu)化和定時(shí)分析,可
  • 關(guān)鍵字: FPGA  LeonardoSpectrum  VHDL  
共6982條 463/466 |‹ « 457 458 459 460 461 462 463 464 465 466 »

cpld/fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條cpld/fpga!
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>