I2C器件接口IP核的CPLD設計

摘要：根據單片機I2C串行擴展的特點(diǎn)，在EDA軟件MaxplusII的環(huán)境下，利用AHDL語(yǔ)言，建立IP核。此設計利用狀態(tài)機實(shí)現，在給出設計的同時(shí)詳細說(shuō)明IP核的建立過(guò)程，并下載到芯片通過(guò)硬件試驗驗證。

關(guān)鍵詞：可編程邏輯器件 I2C串行擴展 IP核

由于CPLD數字設計結構化的趨勢，將出現針對CPLD不同層次的IP(Intellectual Property)核。各個(gè)IP核可重復利用，可大大提高設計能力和效率。國外各大公司都推出了專(zhuān)門(mén)的IP核，我國也迫切需要發(fā)展自己的IP核。本文針對I2C的主方式串行擴展通信的特點(diǎn)，詳細給出設計過(guò)程和結果。

1 IP核簡(jiǎn)介

　　IP核是指：將一些在數字電路中常用但比較復雜的功能塊，如FIR濾波器、SDRAM控制器、PCI接口等等設計成可修改參數的模塊，讓其它用戶(hù)可以直接調用這些模塊，以避免重復勞動(dòng)。隨著(zhù)CPLD/FPGA的規模越來(lái)越大，設計越來(lái)越復雜，使用IP核是一個(gè)發(fā)展趨勢。許多公司推薦使用現成的或經(jīng)過(guò)測試的宏功能模塊、IP核，用來(lái)增強已有的HDL的設計方法。當在進(jìn)行復雜系統設計的時(shí)侯，這些宏功能模塊、IP核無(wú)疑將大大地減少設計風(fēng)險及縮短開(kāi)發(fā)周期。使用這些宏功能模塊、IP核，就會(huì )將更多的時(shí)間和精力放在改善及提高系統級的產(chǎn)品方面，而不需要重新開(kāi)發(fā)現成的宏功能模塊、IP核。我國IP核庫的建設已相當迫切，它是集成電路產(chǎn)業(yè)發(fā)展的一個(gè)重要目標。

圖1 I2C傳輸原理圖

2 I2C串行通信特點(diǎn)簡(jiǎn)介

　　Philips公司推出的I2C軟、硬件協(xié)議十分巧妙，在單主方式的I2C總線(xiàn)系統中，總線(xiàn)上只有一個(gè)單片機，其余都是帶I2C總線(xiàn)的外圍器件。由于總線(xiàn)上只有一個(gè)單片機成為主節點(diǎn)，單片系統永遠占據了總線(xiàn)，不會(huì )出現競爭，主節點(diǎn)不必有自己的節點(diǎn)地址。只要每個(gè)外圍器件有自己的器件地址，兩根I/O口線(xiàn)SCL(時(shí)鐘線(xiàn))和SDA(數據線(xiàn))就可以虛擬I2C總線(xiàn)接口。I2C總線(xiàn)上的數據傳送如圖 1所示?？偩€(xiàn)上傳送的每一幀數據均為1個(gè)字節。啟動(dòng)總線(xiàn)后，要求每傳送1個(gè)字節后，對方回應一個(gè)應答位。在發(fā)送時(shí)，首先發(fā)送最高位。每次傳送開(kāi)始有起始信號，結束時(shí)有停止信號。在總線(xiàn)傳送完1個(gè)字節后，可以通過(guò)對時(shí)鐘線(xiàn)的控制，使傳送暫停，這時(shí)可在應答信號后使SCL變低電平，控制總線(xiàn)暫停。 當主節點(diǎn)要求總線(xiàn)暫停時(shí)亦可采用同樣的方法。圖1是CPLD向外圍I2C器件發(fā)送01010011 和01001001這兩個(gè)數據的情況。

3 在MaxplusII環(huán)境下I2C串行擴展IP核的建立

　　MaxplusII是美國Altera公司用于CPLD的EDA軟件，內部有許多常用的宏單元，如計數器、四則運算、各類(lèi)邏輯門(mén)乃至ROM、RAM等。這些宏單元內具體的參數都可以由用戶(hù)來(lái)自行設定，這就是上面提到的IP核形式。它避免了重復勞動(dòng)，提高了效率。以下將要設計的是下位機的IP核。

　　MaxplusII的AHDL（Altera Hard ware Description Language）是Altera公司開(kāi)發(fā)的完全集成于MaxplusII中的一種模塊化高級語(yǔ)言，特別適合于描述復雜的組合邏輯、組運算、狀態(tài)機和真值表。本文利用AHDL，直接生成IP核。

　　設計的最終目標是生成如圖 2所示的Symbol。通過(guò)輸入數據來(lái)達到控制SDA和SCL的目的，將信號按要求的時(shí)序傳送給I2C器件。

　　設計思路是利用狀態(tài)機實(shí)現時(shí)序。主要包括輸入數據鎖存、起始、數據傳輸、停止等狀態(tài)機。通過(guò)狀態(tài)機，在每一狀態(tài)下確定下一狀態(tài)SDA和SCL是高電平或者低電平，通過(guò)這種方式實(shí)現了I2C所需要的每一種時(shí)序。由于使用的是AHDL，這種狀態(tài)機實(shí)現起來(lái)非常方便，程序簡(jiǎn)潔明了。由于篇幅限制，僅介紹數據傳輸的狀態(tài)機。狀態(tài)圖如圖3所示。

　　以下程序中，Cmd_reg2為發(fā)送允許暫存位；Sh_reg[]為數據鎖存，通過(guò)左移，最高位數據Sh_reg7為當前將發(fā)送數據，存入SDA_tmp 。通過(guò)圖 3對照程序，可以看到發(fā)送一個(gè)利用狀態(tài)機數據位的詳細過(guò)程。程序清單如下：

IF Cmd_reg2 THEN --若"發(fā)送允許"，則將Sh_reg7作為當前發(fā)送位

SDA_tmp = Sh_reg7;

ELSE

SDA_tmp = VCC;

END IF;

St.clk = SysClk;

St.ena = BaudGen;

CASE St IS --控制傳輸8位數據的狀態(tài)機

WHEN t0 =>

IF Cmd_reg2 OR Cmd_reg3 THEN

SDA = SDA_tmp; --開(kāi)始傳送數據

SCL = GND;

St = t1;

ELSE

St = t0;

END IF;

WHEN t1 =>

SCL = VCC;

SDA = SDA_tmp;

St = t1a;

WHEN t1a =>

SCL = VCC;

SDA = SDA_tmp;

St = t2;

WHEN t2 =>

Sh_reg[7..1] = Sh_reg[6..0]; --數據左移，取高位

Sh_reg[0] = GND;

Sh_reg[].ena = EXU;

SCL = GND;

SDA = SDA_tmp;

IF Bit[] == 7 THEN --若8位傳完，則發(fā)應答位；否則繼續

St = t3;

ELSE

St = t0;

END IF;

WHEN t3 => --發(fā)應答位

SDA =GND;

St = t4;

WHEN t4 =>

SDA = GND;

SCL = VCC;

St = t4a;

WHEN t4a =>

SDA = GND;

SCL = VCC;

St = t5;

WHEN t5 =>

SCL = GND;

St = t6;

WHEN t6 =>

SDA = GND;

FINISHED = VCC;

St = t0;

END CASE;

Bit[] = Bit[] + 1; DD--傳輸完一位，已傳輸位數加一

　　圖 4為仿真結果。起始信號給出以后，傳輸2個(gè)8位數據：每個(gè)數據后跟一個(gè)應答位，在輸送完第一個(gè)數據要求的情況下，暫停一段時(shí)間，再輸送第二個(gè)數據；2個(gè)數據輸完以后，主機發(fā)出停止輸送要求，即給出停止信號。這些信號，在SDA和SCL上完全符合I2C的時(shí)序要求。要使總線(xiàn)傳輸速率達到改進(jìn)后的規范，即400 kb/s，因為根據以上敘述，每發(fā)送1位數據需要4個(gè)時(shí)鐘周期，所以所給的時(shí)鐘為1600 kHz。圖4中Execute為執行信號，即它為高電平時(shí)，輸入數據DIN[7..0]有效；EXU為發(fā)送使能信號，只有當它為高電平時(shí)，方可輸送串行數據到外圍器件；Start為開(kāi)始控制信號，用于發(fā)生起始信號；STOP用于告知總線(xiàn)數據傳輸結束，發(fā)生停止信號。

圖4 仿真結果

　　仿真以后，通過(guò)編程電纜將生成的pof文件用ISP(在系統編程)方式下載到FPGA板EPM7128SLC84-6，I/O口SDA和SCL掛上拉電阻，外接兩片I2C器件SAA1064(LED顯示I2C串入并出芯片)進(jìn)行測試，結果CPLD利用該I2C的IP核，工作正常，可以按照要求顯示。