<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld/fpga

基于FPGA可編程振蕩器增強

  • 當今復雜的 FPGA 含有眾多用于實(shí)現各種電路與系統的功能塊,諸如邏輯陣列、存儲器、DSP 模塊、處理器、用于時(shí)序生成的鎖相環(huán) (PLL) 和延遲鎖定環(huán) (DLL
  • 關(guān)鍵字: FPGA  控制  

基于FPGA的三相正弦DDS電路的設計與實(shí)現

  • 1. 引言直接數字頻率合成器(DDS)技術(shù),是根據相位的概念出發(fā)直接合成所需的波形的一種 新的頻率合成原理,是一種把一系列數字形式的信號通過(guò)DAC轉換成模
  • 關(guān)鍵字: 控制  FPGA  

基于Xilinx Zynq SoC的解決方案

  • 在移動(dòng)互聯(lián)、智能終端的高速發(fā)展和普及下,網(wǎng)絡(luò )熱點(diǎn)和盲點(diǎn)急需靈活的方案來(lái)完善覆蓋。 由于基站選址和工程施工難度越來(lái)越大,施工成本越來(lái)越高,基站設
  • 關(guān)鍵字: FPGA  控制  

基于Nios軟CPU內核的FPGA非線(xiàn)性校正方案

  • 1. 引言OFDM能有效抑制多徑信道引起的深度衰落、抵抗脈沖噪聲和具有較高的頻譜效率的特點(diǎn)。但是OFDM的傳輸符號是多載波的QAM信號經(jīng)過(guò)IFFT處理后得到的
  • 關(guān)鍵字: 射頻  FPGA  

基于FPGA的簡(jiǎn)易電壓表設計

  •   傳統的數字電壓表設計通常以大規模ASIC(專(zhuān)用集成電路)為核心器件,并輔以少量中規模集成電路及顯示器件構成。這種電壓表的設計簡(jiǎn)單、精確度高,但是由于采用了ASIC器件使得它欠缺靈活性,其系統功能固定,難以更新擴展。而應用FPGA設計的電壓表,采用FPGA芯片控制通用A/D轉換器,可使速度、靈活性大大優(yōu)于通用數字電壓表。、  本文采用STEP-MAX10M08核心板和STEP Base Board V3.0底板來(lái)完成簡(jiǎn)易電壓表設計,我們將設計拆分成三個(gè)功能模塊實(shí)現:  ADC081S101_driver
  • 關(guān)鍵字: FPGA  ASIC  

基于FPGA的嵌入式視覺(jué)的應用

  • 什么樣的積極創(chuàng )新可以幫助您設計出這樣一個(gè)系統mdash;mdash;它能夠提醒用戶(hù)有兒童在游泳池中溺水,或是有入侵者試圖闖入住宅或者辦公場(chǎng)所?這種技術(shù)還
  • 關(guān)鍵字: 嵌入式  FPGA  

加快設計流程的兩種嵌入式系統開(kāi)發(fā)方案的設計

  • 在日益信息化的現代社會(huì )中,計算機和網(wǎng)絡(luò )的應用已經(jīng)全面滲透到日常生活中,各種應用嵌入式系統的電子產(chǎn)品也隨處可見(jiàn),計算機的應用經(jīng)過(guò)桌面PC系統的空
  • 關(guān)鍵字: 嵌入式  FPGA  

采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實(shí)現創(chuàng )新設計

  • 人們對寬帶服務(wù)的帶寬要求越來(lái)越高,促使芯片供應商使用更多的高速串行收發(fā)器。因此,下一代應用采用了多種數據速率,從幾Mbps 到數百Gbps,在一種
  • 關(guān)鍵字: FPGA  ASIC  40  nm  

基4-FPGA的大動(dòng)態(tài)范圍數字AGC的實(shí)現

  • 1 引言在數字中頻接收機中,把A/D轉換提前到中頻部分,為保證A/D轉換的動(dòng)態(tài)范圍和系統帶寬,要求低噪聲放大器和自動(dòng)增益控制AGC(Automatic Ga
  • 關(guān)鍵字: FPGA  AGC  動(dòng)態(tài)范圍  數字  

基于FPGA的正交數字混頻器中數控振蕩器的設計與實(shí)現

  • 要CORDIC(COordination Rotation DIgital Computer)算法實(shí)現正交數字混頻器中的數控振蕩器的方法。首先推導了算法產(chǎn)生正余弦信號的實(shí)現過(guò)程,然后給出了
  • 關(guān)鍵字: FPGA  正交數字  混頻器  數控振蕩器  

積分梳狀濾波器的FPGA實(shí)現

  • 本文提出了多級CIC抽取濾波器結構不僅能夠實(shí)現更寬輸入信號的任意速率的抽取,并且對帶外信號的衰減也更大。
  • 關(guān)鍵字: FPGA  積分  梳狀濾波器  

FPGA工作原理與簡(jiǎn)介

  •   FPGA工作原理與簡(jiǎn)介  如前所述,FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現的,即解決了定制電路的不足,又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)?! ∮捎贔PGA需要被反復燒寫(xiě),它實(shí)現組合邏輯的基本結構不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成,而只能采用一種易于反復配置的結構。查找表可以很好地滿(mǎn)足這一要求,目前主流FPGA都采用了基于SRAM工藝的查找表結構,也有一些軍品和宇航級FPGA采用Flash或者熔絲與反熔
  • 關(guān)鍵字: FPGA  Xilinx  Altera  

FPGA/EPLD的自上而下設計方法

  • FPGA/EPLD的自上而下設計方法,FPGA/EPLD的自上而下(Top-Down)設計方法:  傳統的設計手段是采用原理圖輸入的方式進(jìn)行的,如圖1所示。通過(guò)調用FPGA/EPLD廠(chǎng)商所提供的相應物理元件庫,在電路原理圖中繪制所設計的系統,然后通過(guò)網(wǎng)表轉換產(chǎn)生某一特
  • 關(guān)鍵字: FPGA  EPLD  自上而下  設計方法  

不斷演進(jìn)的無(wú)源光網(wǎng)絡(luò )(PON)需要FPGA設計的靈活性支持

  • FPGA技術(shù)、低成本光學(xué)器件以及無(wú)源架構都為無(wú)源光網(wǎng)絡(luò )(PON)以及這些網(wǎng)絡(luò )的演進(jìn)做出了巨大貢獻。系統級OEM廠(chǎng)商不斷發(fā)現,FPGA能夠提供技術(shù)性設計和經(jīng)濟
  • 關(guān)鍵字: FPGA  PON  無(wú)源光網(wǎng)絡(luò )  

常用FPGA/CPLD四種設計技巧

  • 常用FPGA/CPLD四種設計技巧,FPGA/CPLD的設計思想與技巧是一個(gè)非常大的話(huà)題,本文僅介紹一些常用的設計思想與技巧,包括乒乓球操作、串并轉換、流水線(xiàn)操作和數據接口的同步方法。希望本文能引起工程師們的注意,如果能有意識地利用這些原則指導日
  • 關(guān)鍵字: FPGA  CPLD  設計技巧  
共6982條 28/466 |‹ « 26 27 28 29 30 31 32 33 34 35 » ›|

cpld/fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條cpld/fpga!
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>