asic-to-fpga 文章進(jìn)入asic-to-fpga技術(shù)社區

FPGA：SPI接口

SPI可以用作FPGA和其他芯片之間簡(jiǎn)單有效的通信方式。SPI 1 - 什么是SPI？SPI是一個(gè)簡(jiǎn)單的接口，允許一個(gè)芯片與一個(gè)或多個(gè)其他芯片進(jìn)行通信。它看起來(lái)如何？讓我們從一個(gè)簡(jiǎn)單的例子開(kāi)始，其中只有兩個(gè)芯片必須一起通信。SPI 需要在兩個(gè)芯片之間使用 4 根線(xiàn)。如您所見(jiàn)，這些電線(xiàn)被稱(chēng)為 SCK、MOSI、MISO 和 SSEL，其中一個(gè)芯片是“主芯片”，另一個(gè)芯片是“從芯片”。SPI基礎知識基本上：它是同步的。它是全雙工串行。它不是即插即用的。有一個(gè)（也只有一個(gè)）主站和一個(gè)或多個(gè)（或多個(gè)）從站。更多細
關(guān)鍵字： FPGA SPI接口

PSG獨立運作拯救的是英特爾還是FPGA

根據英特爾官方的公告，2024年1月1日起，可編程解決方案部門(mén)（PSG）將獨立運營(yíng)，并計劃2年內開(kāi)啟IPO。值得一提的是，英特爾的PSG其實(shí)就是以2015年5月達成收購協(xié)議的Altera為主體，從當年花費167億美元成為英特爾最大一筆收購，到現在要獨立運營(yíng)甚至上市套現，種種操作背后蘊含了哪些原因我們不得而知，不過(guò)這筆投資的回報價(jià)值幾何也許能終見(jiàn)分曉。在半導體行業(yè)，作為霸占銷(xiāo)售額榜首位置最久的公司，英特爾在收購方面表現得一直很積極，但從另一個(gè)角度來(lái)看，英特爾的收購交易獲得較高評價(jià)的也不多，很多交易即使計算
關(guān)鍵字：英特爾 PSG FPGA Altera 賽靈思 Lattice

FPGA串行接口（RS-232）

串行接口是將FPGA連接到PC的簡(jiǎn)單方法。我們只需要一個(gè)發(fā)射器和接收器模塊。異步發(fā)射器它通過(guò)序列化要傳輸的數據來(lái)創(chuàng )建信號“TxD”。異步接收器它從 FPGA 外部獲取信號“RxD”，并將其“解串化”，以便在 FPGA 內部輕松使用。串行接口 1 - RS-232 串行接口的工作原理RS-232接口具有以下特點(diǎn)：使用 9 針連接器“DB-9”（較舊的 PC 使用 25 針“DB-25”）。允許雙向全雙工通信（PC可以同時(shí)發(fā)送和接收數據）?？梢砸源蠹s 10KBytes/s 的最大速度進(jìn)行通信。DB-9 連接
關(guān)鍵字： FPGA 串行接口

FPGA計數器的藝術(shù)

計數器構成了一個(gè)基本的FPGA構建塊。它們有各種形狀和形式......計數器 1 - 二進(jìn)制計數器最簡(jiǎn)單的計數器可以使用幾行 Verilog 構建快速高效的二進(jìn)制計數器。例如，下面是一個(gè) 32 位計數器。reg [31:0] cnt;always @(posedge clk) cnt <= cnt+1;此類(lèi)計數器從 0 計數到 4294967295，然后回滾 0 以繼續其進(jìn)程。它占用的資源很少，并且在FPGA中運行速度快，這要歸功于隱藏的攜帶鏈（稍后會(huì )詳細介紹）。現在，讓我們看看一些變化。首先
關(guān)鍵字： FPGA 計時(shí)器二進(jìn)制

實(shí)現最高效的數據轉換：深入了解Achronix JESD204C解決方案

長(cháng)期以來(lái)，Achronix為不同行業(yè)的數據密集型和高帶寬應用提供了創(chuàng )新性的FPGA產(chǎn)品和技術(shù)，并幫助客戶(hù)不斷打破性能極限。其中一些應用需要與先進(jìn)的模擬/數字轉換器（ADC）和數字/模擬轉換器（DAC）進(jìn)行對接——可由JESD204C完美地完成這項任務(wù)。JESD204B/C是由JEDEC定義和開(kāi)發(fā)的高速數據轉換器串行接口標準。該標準減少了高速數據轉換器和其他高性能器件（如Achronix Speedster7t FPGA）之間的數據輸入和輸出數量。這種數字和模擬信號鏈的組合使設計人員能夠獲得簡(jiǎn)化的小尺寸電路
關(guān)鍵字：數據轉換 Achronix JESD204C FPGA

萊迪思即將舉辦網(wǎng)絡(luò )研討會(huì )探討全新推出的創(chuàng )新中端FPGA

萊迪思半導體，低功耗可編程器件的領(lǐng)先供應商，近日宣布將舉辦一場(chǎng)網(wǎng)絡(luò )研討會(huì )，介紹其最新的兩款創(chuàng )新型中端FPGA器件系列，萊迪思Avant?-G和Avant?-X，分別為通用FPGA和高級互連FPGA。在網(wǎng)絡(luò )研討會(huì )上，萊迪思將介紹這些新型FPGA相關(guān)的技術(shù)，新產(chǎn)品旨在為通信、計算、工業(yè)和汽車(chē)市場(chǎng)的中端應用提供低功耗、先進(jìn)的連接和優(yōu)化的計算能力等特性?！? ?主辦方：萊迪思半導體●? ?內容：萊迪思最新推出的中端FPGA——Avant-G和Avant-X●? &
關(guān)鍵字：萊迪思中端FPGA FPGA

跨越時(shí)鐘域

FPGA設計可以使用多個(gè)時(shí)鐘。每個(gè)時(shí)鐘在FPGA內部形成一個(gè)“時(shí)鐘域”，如果在另一個(gè)時(shí)鐘域中需要在一個(gè)時(shí)鐘域中生成的信號，則需要格外小心?？鐣r(shí)鐘域1-信號假設 clkB 域中需要來(lái)自 clkA 域的信號。它需要“同步”到 clkB 域，因此我們要構建一個(gè)同步器設計，它從 clkA 域獲取一個(gè)信號，并在 clkB 域中創(chuàng )建一個(gè)新信號。在第一種設計中，我們假設與 clkA 和 clkB 時(shí)鐘速度相比，“信號輸入”變化緩慢。您需要做的就是使用兩個(gè)觸發(fā)器將信號從 clkA 移動(dòng)到 clkB。module Sig
關(guān)鍵字： FPGA 時(shí)鐘時(shí)鐘域

用FPGA邏輯消抖動(dòng)

我們將一個(gè)開(kāi)關(guān)連接到FPGA上，連接方式如下圖：機械開(kāi)關(guān)的問(wèn)題就是有抖動(dòng)，每次按一下開(kāi)關(guān)，你會(huì )得到下面的信號：這種信號很少碰到，多數情況是下面的這種：我們可以用FPGA的計數器來(lái)記錄按鍵的次數，并通過(guò)數碼管顯示出來(lái)：上電的時(shí)候，一起是好的：如果按十次鍵，得到下面的結果：顯然不對。那如何解決呢？一種方式是添加一個(gè)R/C濾波器，再跟一個(gè)施密特觸發(fā)器之后送給FPGA，當然還有更簡(jiǎn)單的方式，就是在FPGA內部進(jìn)行消抖動(dòng)。 FPGA擅長(cháng)簡(jiǎn)單的運算，讓我們使用FPGA中的計數器來(lái)查看按下或釋放按鈕的時(shí)間。只有當計
關(guān)鍵字： FPGA 消除抖動(dòng)

用FPGA做正交解碼

FPGA非常適合用邏輯來(lái)實(shí)現正交解碼的功能。什么是正交信號？正交信號是兩個(gè)相位差為90度的信號。它們在機械系統中用于確定軸的運動(dòng)（或旋轉）。這是一個(gè)向前移動(dòng)幾步的軸。如果對脈沖計數，則可以說(shuō)軸移動(dòng)了3步。如果計算邊緣，則可以說(shuō)軸移動(dòng)了12步。這就是我們在此頁(yè)面上所做的?，F在，軸向后移動(dòng)了相同的量。因此，想法是通過(guò)查看邊緣和水平，我們可以確定運動(dòng)的方向和距離。這是一個(gè)示例，其中軸向前移動(dòng)10步，然后向后移動(dòng)7步。它們在哪里使用？在機械手軸中，用于反饋控制。用旋鈕確定用戶(hù)輸入。在電腦鼠標中，確定運動(dòng)方向。如果
關(guān)鍵字： FPGA L正交解碼

文本LCD模塊的控制FPGA

文本LCD模塊便宜且易于使用微控制器或FPGA進(jìn)行接口。這是一個(gè)1行x 16個(gè)字符的模塊：要控制LCD模塊，您需要11個(gè)IO引腳來(lái)驅動(dòng)8位數據總線(xiàn)和3個(gè)控制信號。3個(gè)控制信號是：E：?jiǎn)⒂没颉?LCD選擇”。高活躍。讀/寫(xiě)：讀/寫(xiě)。0寫(xiě)入，1讀取。RS：寄存器選擇，0表示命令字節，1表示數據字節。大多數LCD模塊都基于HD44780芯片或是兼容的。查閱Wikipedia以獲取更多信息。7位設計讓我們用FPGA板驅動(dòng)LCD模塊。這是我們設計的框圖：Pluto從PC串行端口接收數據，對其進(jìn)行反序列化，然后將其發(fā)
關(guān)鍵字： FPGA LCD模塊

R/C伺服電機FPGA

FPGA適用于控制R / C伺服電機。什么是遙控伺服器？R / C伺服（“遙控伺服電機”）由一個(gè)電機，一些電子設備和一組裝在一個(gè)小盒子中的齒輪組成。單軸從伺服器出來(lái)。您可以通過(guò)向伺服器發(fā)送脈沖來(lái)精確控制軸的旋轉角度。軸旋轉角度限制為大約270度（它不能旋轉一整圈，而只能旋轉3/4圈）。這是一個(gè)伺服器的圖片（已被咬住，但已說(shuō)明了我們的目的）。有用的信息鏈接包括：RC伺服控制RC飛機伺服系統使用指南遙控伺服器101R / C Servos用于：在遙控模型中（汽車(chē)，飛機…）。在機器人技術(shù)中。電氣連接
關(guān)鍵字： FPGA 伺服電機

新一代示波器ASIC，打造全能信號捕手

串行數據通信、電源管理和電源轉換技術(shù)的進(jìn)步使得捕獲、觀(guān)察和分析更復雜的信號細節對于準確的測量和高效的故障排除至關(guān)重要。全新4系列B MSO混合信號示波器通過(guò)其12位ADC采集系統實(shí)現了更高的分辨率，從而滿(mǎn)足了這一需求。全新4系列B MSO配備新一代示波器ASIC，盤(pán)點(diǎn)優(yōu)勢主要在于四個(gè)方面? 更高性能ADC（12位）? 高清晰度波形顯示? 改進(jìn)的低噪聲、高增益模擬前端? 消除固有噪聲的硬件濾波器1) 高性能12位ADC4系列B MSO示波器配備了新
關(guān)鍵字：示波器 ASIC 全能信號捕手

使用Verilog來(lái)編程FPGA

FPGA是依賴(lài)數字邏輯的數字器件，計算機硬件使用的是數字邏輯，每一個(gè)計算，屏幕上每一個(gè)像素的呈現，音樂(lè )軌的每一個(gè)note都是使用數字邏輯構成的功能塊來(lái)實(shí)現的。雖然多數時(shí)候，數字邏輯是抽象的數學(xué)概念，而不是物理電子，邏輯門(mén)以及其它的數字邏輯器件則是由刻蝕在集成電路上的晶體管來(lái)實(shí)現的。對于FPGA來(lái)講，可以通過(guò)繪制邏輯門(mén)構成的電路，將這些門(mén)映射到FPGA的通用門(mén)上，并將它們連接起來(lái)以實(shí)現你設想的邏輯設計。另外一種方式是，使用Verilog（或其它的）硬件描述語(yǔ)言來(lái)實(shí)現邏輯。你依然可以購買(mǎi)能夠實(shí)現小數量邏
關(guān)鍵字： Verilog 編程 FPGA

看好FPGA的增長(cháng)潛力，萊迪思拓展中端產(chǎn)品線(xiàn)

1 FPGA市場(chǎng)年增7.8%，高中低三分天下?lián)袌?chǎng)調查公司Scoop.market.us的數據，全球現場(chǎng)可編程門(mén)陣列（FPGA）市場(chǎng)有望在未來(lái)幾年以7.8%的復合年增長(cháng)率穩步增長(cháng)。2022年，FPGA市場(chǎng)收入為65億美元，預計2023年將增至70億美元。增長(cháng)趨勢將持續下去，預計2030年收入將達到115億美元，2031年將達到124億美元，2032年將達到135億美元。2022年，小型FPGA總貢獻23億美元，中端FPGA貢獻18億美元，高端FPGA貢獻24億美元?？梢?jiàn)，高中低市場(chǎng)基本三分天下。不過(guò)，這個(gè)
關(guān)鍵字： FPGA 萊迪思 Lattice 中端FPGA

Achronix提供由FPGA賦能的智能網(wǎng)卡（SmartNIC）解決方案來(lái)打破智能網(wǎng)絡(luò )性能極限

隨著(zhù)人工智能/機器學(xué)習（AI/ML）和其他復雜的、以數據為中心的工作負載被廣泛部署，市場(chǎng)對高性能計算的需求持續飆升，對高性能網(wǎng)絡(luò )的需求也呈指數級增長(cháng)。高性能計算曾經(jīng)是超級計算機這樣一個(gè)孤立的領(lǐng)域，而現在從超級計算機到邊緣解決方案，在各個(gè)層面都可以看到高性能計算，隨著(zhù)我們推動(dòng)更快的解決方案進(jìn)入市場(chǎng)，網(wǎng)絡(luò )安全和高復雜性應用在其中也扮演著(zhù)更重要的角色。為了滿(mǎn)足對網(wǎng)絡(luò )加速的需求，并提供靈活的、可重新編程的網(wǎng)絡(luò )，Achronix為數據中心運營(yíng)商、云服務(wù)提供商和電信公司提供Achronix 的Network Infr
關(guān)鍵字： Achronix FPGA 智能網(wǎng)卡 SmartNIC 智能網(wǎng)絡(luò )