asic-to-fpga 文章進(jìn)入asic-to-fpga技術(shù)社區

基于 STEP-MAX10M08核心板的簡(jiǎn)易電子琴設計

實(shí)驗任務(wù)任務(wù)：基于 STEP-MAX10M08核心板和 STEP BaseBoard V3.0底板完成簡(jiǎn)易電子琴設計并觀(guān)察調試結果要求：按動(dòng)矩陣鍵盤(pán)，驅動(dòng)底板無(wú)源蜂鳴器發(fā)出產(chǎn)生不同音調，彈奏一首《小星星》。解析：通過(guò)FPGA編程驅動(dòng)矩陣鍵盤(pán)電路，獲取矩陣鍵盤(pán)鍵入的信息，然后通過(guò)編碼將鍵盤(pán)輸出的信息譯碼成對應的音節數據，最后通過(guò)PWM發(fā)生模塊驅動(dòng)底板上的無(wú)源蜂鳴器發(fā)出聲音。實(shí)驗目的在基礎數字電路實(shí)驗部分我們已經(jīng)掌握了FPGA設計PWM信號發(fā)生器的原理及方法，上節實(shí)驗中又學(xué)習了矩陣鍵盤(pán)的驅動(dòng)原理及方法，本
關(guān)鍵字： FPGA 電子琴 STEP-MAX10M08 STEP BaseBoard V3.0

嵌入式FPGA IP正在發(fā)現更廣闊的用武之地

郭道正 Achronix Semiconductor中國區總經(jīng)理
關(guān)鍵字： FPGA IP Achronix

Altera MAX10: 交通燈控制

簡(jiǎn)易交通燈：本節將向您介紹Verilog語(yǔ)法之中的精髓內容——狀態(tài)機，并且將利用狀態(tài)機實(shí)現十字路口的交通燈。====硬件說(shuō)明與實(shí)現項目框圖====上圖為十字路口交通示意圖分之路與主路，要求如下：交通燈主路上綠燈持續15s的時(shí)間，黃燈3s的時(shí)間，紅燈10s的時(shí)間；交通燈支路上綠燈持續7s的時(shí)間，黃燈持續3秒的時(shí)間，紅燈18秒的時(shí)間；根據上述要求，狀態(tài)機設計框架分析如下：S1:主路綠燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續15s的時(shí)間；S2:主路黃燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續3s的時(shí)間；S3:主路紅燈點(diǎn)亮，支路綠燈點(diǎn)亮，持
關(guān)鍵字：交通燈狀態(tài)機 FPGA Lattice Diamond 小腳丫

Lattice MXO2: 交通燈控制

簡(jiǎn)易交通燈：本節將向您介紹Verilog語(yǔ)法之中的精髓內容——狀態(tài)機，并且將利用狀態(tài)機實(shí)現十字路口的交通燈。硬件說(shuō)明與實(shí)現項目框圖上圖為十字路口交通示意圖分之路與主路，要求如下： * 交通燈主路上綠燈持續15s的時(shí)間，黃燈3s的時(shí)間，紅燈10s的時(shí)間； * 交通燈支路上綠燈持續7s的時(shí)間，黃燈持續3秒的時(shí)間，紅燈18秒的時(shí)間；根據上述要求，狀態(tài)機設計框架分析如下： * S1:主路綠燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續15s的時(shí)間； * S2:主路黃燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續3s的時(shí)間； * S3:主路紅燈點(diǎn)亮，支
關(guān)鍵字：交通燈狀態(tài)機 FPGA Lattice Diamond 小腳丫

Lattice MXO2: LED呼吸燈

呼吸燈：本節，我們將通過(guò)脈寬調制技術(shù)來(lái)實(shí)現“呼吸燈”，實(shí)現LED的亮度由最暗逐漸增加到最亮，再逐漸變暗的過(guò)程。脈沖寬度調制(PWM:Pulse Width Modulation)，簡(jiǎn)稱(chēng)脈寬調制。它是利用微控制器的數字輸出調制實(shí)現，是對模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應用于測量、通信、功率控制與變換等眾多領(lǐng)域。硬件說(shuō)明呼吸燈的設計較為簡(jiǎn)單，我們使用12MHz的系統時(shí)鐘作為高頻信號做分頻處理，調整占空比實(shí)現PWM，通過(guò)LED燈LD1指示輸出狀態(tài)。實(shí)現原理如上圖所示，脈沖信號的周期為T(mén)，高電平脈沖寬
關(guān)鍵字：呼吸燈 FPGA Lattice Diamond 小腳丫

小而美FPGA為邊緣AI賦能

1? ?小型和中端FPGA服務(wù)嵌入式AI領(lǐng)域?萊迪思經(jīng)過(guò)40多年的發(fā)展，目前擁有公司歷史上最強大的產(chǎn)品組合，其針對AI優(yōu)化、低功耗FPGA解決方案主要面向小型和中端FPGA市場(chǎng)。萊迪思旨在滿(mǎn)足客戶(hù)對各種網(wǎng)絡(luò )邊緣應用日益增長(cháng)的智能需求，提供超強適應性的解決方案，幫助客戶(hù)跟進(jìn)不斷發(fā)展的AI算法。萊迪思提供包括嵌入式AI在內的領(lǐng)先的解決方案，服務(wù)于工業(yè)、汽車(chē)、通信、計算和消費類(lèi)應用。萊迪思sensAI?解決方案集合幫助客戶(hù)實(shí)現最新的工廠(chǎng)自動(dòng)化和工業(yè)機器視覺(jué)應用，其低功耗FPGA提供
關(guān)鍵字： 202311 FPGA 萊迪思

創(chuàng )新加速,英特爾以全矩陣FPGA助產(chǎn)業(yè)智能化發(fā)展

近日，以“創(chuàng )新加速，塑造FPGA芯未來(lái)”為主題的2023年英特爾? FPGA中國技術(shù)日在北京成功舉行。期間，英特爾不僅披露了包括Agilex? 3系列、Agilex? 5系列在內的多款FPGA產(chǎn)品細節及其早期驗證計劃，同時(shí)亦分享了與產(chǎn)業(yè)伙伴在數據中心、AI、網(wǎng)絡(luò )、嵌入式等關(guān)鍵領(lǐng)域的諸多應用，旨在以逐步擴大的產(chǎn)品組合進(jìn)一步滿(mǎn)足廣泛細分市場(chǎng)需求的同時(shí)，深度展示英特爾在加速可編程創(chuàng )新、推動(dòng)中國行業(yè)數智化進(jìn)程上的重要作用。英特爾可編程方案事業(yè)部中國總經(jīng)理葉唯琛表示，“在新場(chǎng)景、新應用海量增長(cháng)的驅動(dòng)下，中國本地市場(chǎng)
關(guān)鍵字：英特爾 FPGA

Altera MAX10: 計時(shí)控制

計時(shí)控制在之前的實(shí)驗中我們掌握了如何進(jìn)行時(shí)鐘分頻、如何進(jìn)行數碼管顯示與按鍵消抖的處理，那么在本節實(shí)驗之中，我們將會(huì )實(shí)現一個(gè)籃球賽場(chǎng)上常見(jiàn)的24秒計時(shí)器。====硬件說(shuō)明====在之前的實(shí)驗中我們?yōu)樽x者詳細介紹過(guò)小腳丫MXO2板卡上的按鍵、數碼管、LED等硬件外設，在此不再贅述。本節將實(shí)現由數碼管作為顯示模塊，按鍵作為控制信號的輸入(包含復位信號和暫停信號)，Altera MAX10作為控制核心的籃球讀秒系統，實(shí)現框圖如下：====Verilog代碼====// *****************
關(guān)鍵字：計時(shí)器 FPGA Lattice Diamond 小腳丫

Lattice MXO2: 計時(shí)控制

Warning: file_get_contents(https://www.eetree.cn/wiki/_media/%E8%AE%A1%E6%97%B6%E5%99%A8%E6%A1%86%E5%9B%BE.png?w=800&tok=0acdce): failed to open stream: HTTP request failed! HTTP/1.1 403 Forbidden in /var/www/html/www.edw.com.cn/www/rootapp/controll
關(guān)鍵字：計時(shí)器 FPGA Lattice Diamond 小腳丫

Altera MAX10: 按鍵消抖

按鍵消抖在之前的實(shí)驗中我們學(xué)習了如何用按鍵作為FPGA的輸入控制，在本實(shí)驗中將學(xué)習如何進(jìn)行按鍵消抖，用按鍵完成更多的功能。====硬件說(shuō)明====按鍵是一種常用的電子開(kāi)關(guān)，電子設計中不可缺少的輸入設備。當按下時(shí)使開(kāi)關(guān)導通，松開(kāi)時(shí)則開(kāi)關(guān)斷開(kāi)，內部結構是靠金屬彈片來(lái)實(shí)現通斷。按鍵抖動(dòng)的原理抖動(dòng)的產(chǎn)生：通常的按鍵所用的開(kāi)關(guān)為機械彈性開(kāi)關(guān)，當機械觸點(diǎn)斷開(kāi)、閉合時(shí)，由于機械觸點(diǎn)的彈性作用，一個(gè)按鍵開(kāi)關(guān)在閉合時(shí)不會(huì )馬上穩定地接通，在斷開(kāi)時(shí)也不會(huì )一下子斷開(kāi)。因而在閉合及斷開(kāi)的瞬間均伴隨有一連串的抖動(dòng)，為了不產(chǎn)生這種現
關(guān)鍵字：消抖 FPGA Lattice Diamond 小腳丫

Lattice MXO2: 按鍵消抖

按鍵消抖在之前的實(shí)驗中我們學(xué)習了如何用按鍵作為FPGA的輸入控制，在本實(shí)驗中將學(xué)習如何進(jìn)行按鍵消抖，用按鍵完成更多的功能。硬件說(shuō)明按鍵是一種常用的電子開(kāi)關(guān)，電子設計中不可缺少的輸入設備。當按下時(shí)使開(kāi)關(guān)導通，松開(kāi)時(shí)則開(kāi)關(guān)斷開(kāi)，內部結構是靠金屬彈片來(lái)實(shí)現通斷。按鍵抖動(dòng)的原理抖動(dòng)的產(chǎn)生：通常的按鍵所用的開(kāi)關(guān)為機械彈性開(kāi)關(guān)，當機械觸點(diǎn)斷開(kāi)、閉合時(shí)，由于機械觸點(diǎn)的彈性作用，一個(gè)按鍵開(kāi)關(guān)在閉合時(shí)不會(huì )馬上穩定地接通，在斷開(kāi)時(shí)也不會(huì )一下子斷開(kāi)。因而在閉合及斷開(kāi)的瞬間均伴隨有一連串的抖動(dòng)，為了不產(chǎn)生這種現象而作的措施就是
關(guān)鍵字：消抖 FPGA Lattice Diamond 小腳丫

Altera MAX10: LED流水燈

在時(shí)鐘分頻實(shí)驗中我們練習了如何處理時(shí)鐘，接下來(lái)我們要學(xué)習如何利用時(shí)鐘來(lái)完成時(shí)序邏輯。====硬件說(shuō)明====流水燈實(shí)現是很常見(jiàn)的一個(gè)實(shí)驗，雖然邏輯比較簡(jiǎn)單，但是里面也包含了實(shí)現時(shí)序邏輯的基本思想。要用FPGA實(shí)現流水燈有很多種方法，在這里我們會(huì )用兩種不同的方法實(shí)現。1，模塊化設計：在之前的實(shí)驗中我們做了3-8譯碼器和時(shí)鐘分頻，如果把這兩個(gè)結合起來(lái)，我們就能搭建一個(gè)自動(dòng)操作的流水LED顯示?？驁D如下：2，循環(huán)賦值：這是一種很簡(jiǎn)潔的實(shí)現流水燈效果邏輯，就是定義一個(gè)8位的變量，在每個(gè)時(shí)鐘上升沿將最低位賦值給最高
關(guān)鍵字：流水燈 FPGA Lattice Diamond 小腳丫

Lattice MXO2: LED流水燈

在時(shí)鐘分頻實(shí)驗中我們練習了如何處理時(shí)鐘，接下來(lái)我們要學(xué)習如何利用時(shí)鐘來(lái)完成時(shí)序邏輯。硬件說(shuō)明流水燈實(shí)現是很常見(jiàn)的一個(gè)實(shí)驗，雖然邏輯比較簡(jiǎn)單，但是里面也包含了實(shí)現時(shí)序邏輯的基本思想。要用FPGA實(shí)現流水燈有很多種方法，在這里我們會(huì )用兩種不同的方法實(shí)現。1，模塊化設計：在之前的實(shí)驗中我們做了3-8譯碼器和時(shí)鐘分頻，如果把這兩個(gè)結合起來(lái)，我們就能搭建一個(gè)自動(dòng)操作的流水LED顯示?？驁D如下：2，循環(huán)賦值：這是一種很簡(jiǎn)潔的實(shí)現流水燈效果邏輯，就是定義一個(gè)8位的變量，在每個(gè)時(shí)鐘上升沿將最低位賦值給最高位，其他位右移一
關(guān)鍵字：流水燈 FPGA Lattice Diamond 小腳丫

利用搭載全域硬2D NoC的FPGA器件去完美實(shí)現智能化所需的高帶寬低延遲計算

隨著(zhù)大模型、高性能計算、量化交易和自動(dòng)駕駛等大數據量和低延遲計算場(chǎng)景不斷涌現，加速數據處理的需求日益增長(cháng)，對計算器件和硬件平臺提出的要求也越來(lái)越高。發(fā)揮核心器件內部每一個(gè)計算單元的作用，以更大帶寬連接內外部存儲和周邊計算以及網(wǎng)絡(luò )資源，已經(jīng)成為智能化技術(shù)的一個(gè)重要趨勢。這使得片上網(wǎng)絡(luò )（Network-on-Chip）這項已被提及多年，但工程上卻不容易實(shí)現的技術(shù)再次受到關(guān)注。作為一種被廣泛使用的硬件處理加速器，FPGA可以加速聯(lián)網(wǎng)、運算和存儲，其優(yōu)點(diǎn)包括計算速度與ASIC相仿，也具備了高度的靈活性，能夠為數據
關(guān)鍵字： 2D NoC FPGA

Altera MAX10: 時(shí)鐘分頻

時(shí)鐘分頻在之前的實(shí)驗中我們已經(jīng)熟悉了小腳丫的各種外設，掌握了verilog的組合邏輯設計，接下來(lái)我們將學(xué)習時(shí)序邏輯的設計。====硬件說(shuō)明====時(shí)鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設計中使用頻率非常高的基本設計之一。一般在FPGA中都有集成的鎖相環(huán)可以實(shí)現各種時(shí)鐘的分頻和倍頻設計，但是通過(guò)語(yǔ)言設計進(jìn)行時(shí)鐘分頻是最基本的訓練，在對時(shí)鐘要求不高的設計時(shí)也能節省鎖相環(huán)資源。在本實(shí)驗中我們將實(shí)現任意整數的分頻器，分頻的時(shí)鐘保持50%占空比。1，偶數分頻：偶數倍分頻相對簡(jiǎn)單，比較容易理解。通
關(guān)鍵字：時(shí)序邏輯時(shí)鐘分頻 FPGA Lattice Diamond 小腳丫