EEPW首頁(yè) >>
主題列表 >>
asic-to-fpga
asic-to-fpga 文章 進(jìn)入asic-to-fpga技術(shù)社區
Canny算法的改進(jìn)及FPGA實(shí)現
- 通過(guò)對傳統Canny邊緣檢測算法的分析提出了相應的改進(jìn)方法。通過(guò)模板代替卷積、適當的近似變換、充分利用并行處理單元等使其能夠用FPGA實(shí)現。
- 關(guān)鍵字： Canny邊緣檢測算法 卷積 FPGA
基于FPGA的三相PWM發(fā)生器
- 介紹了基于FPGA設計的三相PWM發(fā)生器。該發(fā)生器具有靈活和可編程等優(yōu)點(diǎn),可應用于交流電機驅動(dòng)用的三相電壓源逆變器。實(shí)驗結果驗證了本設計的有效性。
- 關(guān)鍵字： PWM發(fā)生器 三相逆變器 FPGA
基于FPGA的雙振蕩電路定時(shí)器設計
- 考慮沖擊環(huán)境下定時(shí)器會(huì )遇到的問(wèn)題,并分析了單一的晶體振蕩器和諧振振蕩器都不能很好地滿(mǎn)足抗沖擊性和高精度兩方面要求,因此提出了一種基于FPGA設計的雙振蕩定時(shí)器。此定時(shí)器能有效地解決爆破作業(yè)中延時(shí)雷管起爆精度和抗沖擊性能之間的矛盾。更主要的是CPLD的時(shí)序比集成芯片更加容易控制。在FPGA實(shí)現,該設計的定時(shí)精度達到納秒級,很好地滿(mǎn)足系統性能要求。本方法具有結構簡(jiǎn)單、成本低、可靠性高、精度高等優(yōu)點(diǎn)。
- 關(guān)鍵字： 定時(shí)器 納秒級 FPGA
獨立式多分辨率VGA/DVI壓縮存儲系統
- 一種獨立式多分辨率VGA/DVI壓縮存儲系統，該系統支持VGA/DVI輸入，同時(shí)支持SVGA、XGA、SXGA、UXGA、1080p等任意分辨率圖像的連續壓縮和存儲。在100 MHz時(shí)鐘頻率下，系統可以對圖像SXGA和UXGA實(shí)時(shí)壓縮為(25幀/s)和(17幀/s)。實(shí)驗表明，在不同碼率下，系統的單幀圖像壓縮性能與JPEG2000標準近似，PSNR值優(yōu)于JPEG標準。
- 關(guān)鍵字： VGA/DVI壓縮存儲系統 圖像壓縮 FPGA
基于歐氏算法的RS硬件解碼方案的FPGA實(shí)現
- 在通信系統中應用廣泛。由于RS碼的譯碼復雜度高，數字運算量大，常見(jiàn)的硬件及軟件譯碼方案大多不能滿(mǎn)足高速率的傳輸需求，一般適用于10Mbps以下。本文提出的歐氏算法和頻譜結構分析相結合的RS硬件解碼方案，適用于FPGA單片實(shí)現，速率高、延遲小、通用性強、使用靈活。筆者在FPGA芯片上實(shí)現了GF（2 8）上符號速率為50Mbps的流式解碼方案，最大延時(shí)為640ns，參數可以根據需要靈活設置。
- 關(guān)鍵字： RS編譯碼 差錯控制編碼技術(shù) FPGA
一種改進(jìn)型surendra背景更新算法的FPGA實(shí)現
- 針對現有的動(dòng)態(tài)背景提取運動(dòng)目標物體算法復雜且難以在硬件上實(shí)現的問(wèn)題，研究了改進(jìn)型surendra背景更新算法原理的特點(diǎn)，提出了改進(jìn)型surendra背景更新算法的硬件結構，并對硬件結構進(jìn)行綜合、仿真后，在FPGA芯片上實(shí)現。
- 關(guān)鍵字： 運動(dòng)目標提取 surendra背景更新算法 FPGA
基于FPGA+DSP的智能車(chē)全景視覺(jué)系統
- 為實(shí)現智能車(chē)全景視覺(jué)系統的應用研究平臺，設計了一種基于FPGA+雙DSP的實(shí)時(shí)6通道數字圖像采集與處理系統。該系統由兩片FPGA與兩個(gè)DSP組成。第一個(gè)FPGA進(jìn)行多通道視覺(jué)圖像采集的同步控制、邏輯處理，第二片FPGA輔助DSP進(jìn)行海量圖像數據的高速并行處理。
- 關(guān)鍵字： 全景視覺(jué)系統 FPGA+DSP 數字圖像采集與處理系統
基于FPGA的嵌入式圖像監控系統設計
- 本文主要完成了嵌入式圖像監控系統的設計，該系統克服了模擬圖像監控技術(shù)具有的弊端，在普通家庭、臨時(shí)性作業(yè)場(chǎng)所中具有很強的應用前景。這些領(lǐng)域一般對視頻傳輸指標的要求不一定很高，但要求便于攜帶，同時(shí)功耗較小(例如臨時(shí)性場(chǎng)合等)，具有體積小、功耗低、成本低、速度快、穩定性好等特點(diǎn)，可以有效地克服傳統的基于計算機的監控系統的缺點(diǎn)。系統可做為一個(gè)智能部件“嵌入”到各種應用系統中，如將其配上網(wǎng)絡(luò )接口接上計算機系統，即可構成一個(gè)監控網(wǎng)絡(luò )系統，是一種相對獨立的OEM部件。
- 關(guān)鍵字： 圖像監控系統 NiosII FPGA
基于FPGA和多DSP的高速視覺(jué)測量系統的研究
- 針對高速視覺(jué)測量系統數據處理速度快、數據處理量大的特點(diǎn)，將FPGA技術(shù)與DSP技術(shù)相結合，研究了一種基于FPGA和多DSP的多通道并行處理的高速視覺(jué)測量系統。詳細介紹了FPGA技術(shù)與多DSP技術(shù)在數字圖像處理過(guò)程中的不同應用、高速視覺(jué)測量系統的總體結構以及各部分的工作原理。
- 關(guān)鍵字： 高速視覺(jué)測量系統 DSP FPGA
asic-to-fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng )建詞條
asic-to-fpga電路
asic-to-fpga相關(guān)帖子
asic-to-fpga資料下載
asic-to-fpga專(zhuān)欄文章
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473