asic-to-fpga 文章進(jìn)入asic-to-fpga技術(shù)社區

原型驗證過(guò)程中的ASIC到FPGA的代碼轉換

在對ASIC設計進(jìn)行FPGA原型驗證時(shí)，由于物理結構不同，ASIC的代碼必須進(jìn)行一定的轉換后才能作為FPGA的輸入現代集成電路設計中，芯片的規模和復雜度正呈指數增加。尤其在A(yíng)SIC設計流程中，驗證和調試所花的時(shí)間約占總工期的70%。為了縮短驗證周期,在傳統的仿真驗證的基礎上，涌現了許多新的驗證手段，如斷言驗證、覆蓋率驅動(dòng)的驗證，以及廣泛應用的基于現場(chǎng)可編程器件(FPGA)的原型驗證技術(shù)。采用FPGA原型技術(shù)驗證ASIC設計，首先需要把ASIC設計轉化為FPGA設計。但ASIC是基于標準單元庫，FP
關(guān)鍵字： FPGA 單片機嵌入式系統

ADPCM語(yǔ)音編解碼電路設計及FPGA實(shí)現

近年來(lái)，多媒體技術(shù)逐漸深入到人們的生活中。MP3播放器已經(jīng)成為流行的便攜式音頻播放設備，由于MP3編碼算法非常復雜，目前，一部分MP3播放器的錄音功能主要基于A(yíng)DPCM算法和DSP來(lái)實(shí)現。本文闡述了ADPCM語(yǔ)音編解碼VLSI芯片的設計方法以及利用FPGA的硬件實(shí)現。 ADPCM算法及其編解碼器原理 ADPCM（Adaptive Differential Pulse Code Modulation，自適應差分脈沖編碼調制）綜合了APCM的自適應特性和DPCM系統的差分特性，是一種性能較好的波形編碼。它
關(guān)鍵字： FPGA 消費電子消費電子

英飛凌推出高度集成的SoC解決方案

英飛凌科技公司發(fā)布了一個(gè)基于雙核架構、包含多個(gè)集成式外設的高度集成的片上系統（SoC）解決方案家族。全新TwinPass家族主要面向家庭數字應用，如存儲和多媒體應用、基于VDSL和PON接入調制解調器的綜合接入設備（IAD）、基于IP的語(yǔ)音業(yè)務(wù)（VoIP）路由器、家用網(wǎng)關(guān)和外圍數據應用（打印機服務(wù)器）等。TwinPass-VE直接在SoC中集成了一個(gè)VoIP引擎，可以為家庭用戶(hù)和小型企業(yè)用戶(hù)提供電信級語(yǔ)音業(yè)務(wù)。TwinPass-E則具備一顆面向新一代網(wǎng)關(guān)和路由器的高性能CPU，可支持更高帶寬的應用，如IP
關(guān)鍵字：處理器單片機嵌入式系統通信通訊網(wǎng)關(guān) 網(wǎng)絡(luò ) 無(wú)線(xiàn) 英飛凌 SoC ASIC

基于FPGA的前向糾錯算法

研究數字音頻無(wú)線(xiàn)傳輸中的前向糾錯(FEC)算法的設計及實(shí)現，對前向糾錯中的主要功能模塊，如RS編解碼、交織器與解交織器等給出基本算法及基于現場(chǎng)可編程門(mén)陣列(FPGA)和硬件描述語(yǔ)言的解決方案。
關(guān)鍵字： FPGA 前向糾錯算法

基于XC2V1000型FPGA的FIR抽取濾波器的設計

介紹XC2V1000型現場(chǎng)可編程門(mén)陣列(FPGA)的主要特性和FIR抽取濾波器的工作原理，重點(diǎn)闡述用XC2V1000實(shí)現FIR抽取濾波器的方法，并給出仿真波形和設計特點(diǎn)。
關(guān)鍵字： V1000 1000 FPGA FIR

2006年，SEED成為美國賽靈思(Xilinx)的合作伙伴

　　2006年，成為美國賽靈思(Xilinx)的合作伙伴，代理Xilinx FPGA的軟、硬件業(yè)務(wù)，積極推廣FPGA大學(xué)計劃。
關(guān)鍵字： SEED FPGA

基于FPGA的生物芯片掃描儀的位置檢測

詳細闡述了FPGA中辨向細分、可逆計數器，接口電路的設計實(shí)現，并給出了仿真波形。
關(guān)鍵字： FPGA 生物芯片位置檢測

降低FPGA設計的功耗是一種協(xié)調和平衡藝術(shù)

目前許多終端市場(chǎng)對可編程邏輯器件設計的低功耗要求越來(lái)越苛刻。工程師們在設計如路由器、交換機、基站及存...
關(guān)鍵字： FPGA 低功耗

Actel低功耗的FPGA系列靜態(tài)功耗僅為5µW

　　Actel 公司宣布推出業(yè)界最低功耗的現場(chǎng)可編程門(mén)陣列 (FPGA) -- IGLOO™ 系列。這個(gè)以 Flash 為基礎的產(chǎn)品系列的靜態(tài)功耗為5µW，是最接近競爭產(chǎn)品功耗的四分之一；與目前領(lǐng)先的PLD產(chǎn)品比較，更可延長(cháng)便攜式應用的電池壽命達5倍，因而奠定了低功耗的新標準。　　　　由于便攜式產(chǎn)品的生命周期短及市場(chǎng)競爭激烈，設計人員必需不斷增加新的功能和復雜性，但卻不能耗用
關(guān)鍵字： Actel FPGA 單片機靜態(tài)功耗嵌入式系統通訊網(wǎng)絡(luò ) 無(wú)線(xiàn)

XILINX宣布推出PLANAHEAD 8.2設計套件

進(jìn)一步擴展 65-NM VIRTEX-5 FPGA性能優(yōu)勢新版軟件可提高性能、加快設計收斂速度并提供了更好的信號完整性分析能力賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)宣布即日起推出PlanAhead™ 分層設計和分析軟件8.2版。新版軟件支持賽靈思公司最新的Virtex™-5 LX系列65nm FPGA器件。配合賽靈思公司的集成軟件環(huán)境（ISE͐
關(guān)鍵字： 65nm FPGA ISE PlanAhead Virtex-5 Xilinx 單片機嵌入式系統賽靈思通訊網(wǎng)絡(luò ) 無(wú)線(xiàn)

基于FPGA的樂(lè )曲發(fā)生器設計

本設計在美國ALTERA公司MAX + plusⅡ的EDA軟件平臺上，使用層次化設計方法，實(shí)現了樂(lè )曲發(fā)生器的設計。
關(guān)鍵字： FPGA 發(fā)生器

基于FPGA的誤碼率測試儀的設計與實(shí)現

本文提出了一種使用FPGA 實(shí)現誤碼率測試的設計及實(shí)現方法。
關(guān)鍵字： FPGA 誤碼率測試儀的設計

SoC降低ZigBee節點(diǎn)成本(05-100)

引言據預測，嵌入式無(wú)線(xiàn)監控網(wǎng)絡(luò )的市場(chǎng)將會(huì )有突破性的增長(cháng)。其典型的應用領(lǐng)域為商住及住宅建筑自動(dòng)化，工業(yè)監控，資產(chǎn)追蹤，環(huán)境監控以及其他控制及傳感器應用。ZigBee就是符合以上系統的無(wú)線(xiàn)網(wǎng)絡(luò )標準。對于ZigBee的市場(chǎng)，SoC(系統芯片)解決方案將變得越來(lái)越重要。因為SoC可以大大節省ZigBee節點(diǎn)的成本。功耗及單元成本的降低是目前短距離無(wú)線(xiàn)通信RF-IC開(kāi)發(fā)的主要原動(dòng)力。采用具有高性?xún)r(jià)比的亞微級CMOS技術(shù)和高集成度的發(fā)射接收結構是實(shí)現以上要求的關(guān)鍵因素。而且，基于CMOS的技術(shù)可以更好的發(fā)展無(wú)線(xiàn)通
關(guān)鍵字： Chipcon SoC ASIC

賽普拉斯推出PSoC Express™ 設計工具

最新版設計工具包括第三方開(kāi)發(fā)的60多款新型驅動(dòng)器日前，賽普拉斯半導體公司（Cypress Semiconductor Corporation）宣布推出針對PSoC®（可編程片上系統）混合信號陣列的創(chuàng )新型開(kāi)發(fā)工具——PSoC Express™2.1版，該開(kāi)發(fā)工具能夠顯著(zhù)簡(jiǎn)化嵌入式系統的設計工作，進(jìn)而提高設計效率。新版工具包括使軟件開(kāi)發(fā)人員能夠編寫(xiě)特定功能模塊的由第三方提供的多種開(kāi)發(fā)功能。此外，該工具還增加了眾多新型設備驅動(dòng)器，這樣設計人員能
關(guān)鍵字：工業(yè)控制通訊網(wǎng)絡(luò ) 無(wú)線(xiàn) SoC ASIC 工業(yè)控制

賽普拉斯推出增強版PSoC Express設計工具

日前，賽普拉斯半導體公司（Cypress Semiconductor Corporation）宣布推出針對PSoC®（可編程片上系統）混合信號陣列的創(chuàng )新型開(kāi)發(fā)工具——PSoC Express™2.1版，該開(kāi)發(fā)工具能夠顯著(zhù)簡(jiǎn)化嵌入式系統的設計工作，進(jìn)而提高設計效率。新版工具包括使軟件開(kāi)發(fā)人員能夠編寫(xiě)特定功能模塊的由第三方提供的多種開(kāi)發(fā)功能。此外，該工具還增加了眾多新型設備驅動(dòng)器，這樣設計人員能夠選擇所需驅動(dòng)器并在PSoC器件中輕松自如地設置諸如7段顯示器、熱電偶、加速計、I2C遠程監控設
關(guān)鍵字： Cypress SoC ASIC