EEPW首頁(yè) >>
主題列表 >>
asic-to-fpga
asic-to-fpga 文章 進(jìn)入asic-to-fpga技術(shù)社區
利用Virtex-5 FPGA實(shí)現更高的性能
- 在FPGA系統設計中,要達到性能最大化需要平衡具有混合性能效率的元器件,包括邏輯構造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中,我將向你解釋怎樣能在追求更高系統級性能的過(guò)程中受益于Xilinx® 的Virtex™-5 FPGA構建模塊,特別是新的ExpressFabric™技術(shù)。以針對邏輯和算術(shù)功能的量化預期性能改進(jìn)為例,我將探究ExpressFabric架構的主要功能?;趯?shí)際客戶(hù)設計的基準將說(shuō)明Virtex-5ExpressFabric技術(shù)性能平均比前一
- 關(guān)鍵字: FPGA Virtex-5 單片機 嵌入式系統
做中國的FPGA 迎接消費電子盛宴——專(zhuān)訪(fǎng)Actel CEO John East
- 做中國的FPGA產(chǎn)品!這句話(huà)聽(tīng)起來(lái)很響亮,出自賽靈思?還是Altera?多年來(lái),人們總是習慣性的把FPGA市場(chǎng)上的風(fēng)吹草動(dòng)都歸結到難分伯仲的PLD雙雄身上。不僅因為這兩家公司長(cháng)期壟斷FPGA市場(chǎng),總計占了85%以上的份額,還在于最近他們?yōu)闋帄Z65納米聲勢激烈競爭,口水仗不斷上演。這種多年不變的市場(chǎng)格局讓人們幾乎淡忘了FPGA市場(chǎng)上還有Lattice 、Actel 、Quicklogic等眾多無(wú)名小輩。不過(guò),這一響亮的聲音不是來(lái)自PLD雙雄,而是目前市場(chǎng)上排名第四的FPGA供應商Actel。 Ac
- 關(guān)鍵字: Actel CEO FPGA 單片機 嵌入式系統
多內核和多線(xiàn)程SoC帶來(lái)新的調試挑戰
- 2005 年, MIPS收購了 FS2,滿(mǎn)足客戶(hù)有關(guān)調試支持要求 FS2 作為MIPS 科技的一個(gè)部門(mén)其先的系統級測試、調試和跟蹤能力。FS2的在線(xiàn)儀技術(shù)為SoC內部工作提供深入系統級可視性這是保證設計成功和加快上市時(shí)間的關(guān)鍵。兩公司合開(kāi)發(fā)了 PDtrace?(程序和數據蹤)和蹤,用于MIPS32 4KE24K24KE以及最新的 34K 多線(xiàn)程處理器系列。除了 PDtrace 技術(shù),FS2為嵌入式系統開(kāi)發(fā)及調試提供系統導航( System Navigator)。FS2還為先處理器總線(xiàn)系統級分析IP 和工具
- 關(guān)鍵字: SoC 單片機 多內核 多線(xiàn)程 嵌入式系統 SoC ASIC
面向FPGA的ESL工具
- 邏輯設計領(lǐng)域正發(fā)生著(zhù)根本變化,新一代設計工具能夠幫助軟件開(kāi)發(fā)者將其算法表達直接轉換成硬件,而無(wú)需學(xué)習傳統的硬件設計技術(shù)。這些工具及相關(guān)設計方法學(xué)一起被歸類(lèi)為電子系統級 (ESL) 設計,廣義上指從比目前主流的寄存器傳輸級 (RTL) 更高的抽象級別上開(kāi)始的系統設計與驗證方法學(xué)。與硬件語(yǔ)言如 Verilog 和 VHDL比起來(lái),ESL 設計語(yǔ)言在語(yǔ)法和語(yǔ)義上與流行的 ANSI C 比較接近。 ESL 與 FPGA 的關(guān)系ESL 工具已經(jīng)存在了一段時(shí)間,而許多人覺(jué)得這些工具主要專(zhuān)注于 ASIC 設計流程。然
- 關(guān)鍵字: ESL FPGA 單片機 嵌入式系統
高性能模擬:SoC難集成 中國市場(chǎng)增勢猛
- 數字時(shí)代的到來(lái)不僅沒(méi)有讓模擬產(chǎn)品銷(xiāo)聲匿跡,相反,主營(yíng)模擬產(chǎn)品的公司活得有滋有味。德州儀器、美國國家半導體、凌力爾特(Linear)、ADI、Intersil等公司在大力宣傳數字時(shí)代下模擬產(chǎn)品重要性的同時(shí),不約而同地表示要將精力集中在高性能模擬產(chǎn)品上。那么,在眾說(shuō)紛紜“高性能”的情況下,什么產(chǎn)品才是高性能模擬產(chǎn)品?面對集成度越來(lái)越高的半導體行業(yè),高性能模擬產(chǎn)品是否生存不易?中國市場(chǎng)對高性能模擬產(chǎn)品的接受程度如何? 眾說(shuō)紛紜“高性能” 就在各大公司紛紛標榜自己是高性能模擬產(chǎn)品生產(chǎn)商時(shí),還沒(méi)有任何一
- 關(guān)鍵字: SoC 電源技術(shù) 高性能 模擬技術(shù) 增勢猛 中國市場(chǎng) SoC ASIC
USB2.0虛擬邏輯分析儀的設計與實(shí)現
- 引言 傳統的邏輯分析儀體積龐大、價(jià)格昂貴、通道數目有限,并且在數據采集、傳輸、存儲、顯示等方面存在諸多限制,在很大程度上影響了其在實(shí)際中的應用。選用高性能的FPGA芯片進(jìn)行數據處理,充分利用PC的強大處理功能,配合LabView圖形化語(yǔ)言開(kāi)發(fā)的虛擬邏輯分析儀,其數據處理和傳輸速率大大提高,適用性極大增強,其顯示、操作界面和低廉的成本較之傳統的邏輯分析儀具有極大的優(yōu)勢和發(fā)展前景。 工作原理 本設計選用Altera公司的Cyclone系列FPGA器件EP1C3進(jìn)行數據采集和處理,外接S
- 關(guān)鍵字: FPGA USB2.0 測量 測試 虛擬邏輯分析儀
賽靈思宣布交付性能最高的DSP平臺——VIRTEX-5 SXT FPGA
- 賽靈思宣布開(kāi)始向市場(chǎng)交付針對高性能數字信號處理(DSP)而優(yōu)化的65 nm Virtex-5 SXT現場(chǎng)可編程門(mén)陣列(FPGA)器件的首批產(chǎn)品。SXT平臺創(chuàng )造了DSP性能的行業(yè)新紀錄——550MHz下性能達352 GMAC,而且動(dòng)態(tài)功率較上一代90nm器件相比降低35%。此外,SXT平臺還是第一個(gè)集成了串行收發(fā)器的DSP優(yōu)化的FPGA產(chǎn)品系列。 通過(guò)三款可滿(mǎn)足下一代無(wú)線(xiàn)和視頻應用對超高DSP帶寬和更低系統成本要求的新器件,Virtex-5 SXT平
- 關(guān)鍵字: DSP平臺 FPGA SXT VIRTEX-5 單片機 交付性 嵌入式系統 賽靈思
一種新型數字溫度測量電路的設計及實(shí)現
- 摘 要:提出一種內嵌時(shí)鐘功能的溫度測量電路的設計方案。測溫電路利用溫度傳感器監測外界溫度的變化,通過(guò)振蕩器將溫度傳感器的阻值變化轉換為頻率信號的變化,實(shí)現模擬信號到數字信號的轉換,然后利用數字信號處理方法計算得出溫度值,實(shí)現溫度的測量。 關(guān)鍵詞:溫度傳感器 振蕩器 FPGA 用傳統的水銀或酒精溫度計來(lái)測量溫度,不僅測量時(shí)間長(cháng)、讀數不方便、而且功能單一,已經(jīng)不能滿(mǎn)足人們在數字化時(shí)代的要求。本文提出了一種新型的數字式溫度測量電路的設計方案,該方案集成了溫度測量電路和實(shí)時(shí)日歷時(shí)鐘電路。
- 關(guān)鍵字: FPGA 測量 測試 溫度傳感器 振蕩器
基于DSP與雙目CMOS攝像頭的數字圖像處理系統
- 摘 要:介紹了基于浮點(diǎn)DSP處理器與雙CMOS攝像頭的數字圖像采集處理系統,探討了系統的基本原理和設計方法,并給出了系統的實(shí)現方案。在該系統中,數據采集由兩個(gè)相互獨立的CMOS攝像頭完成,并由DSP進(jìn)行圖像處理,FPGA協(xié)同DSP完成時(shí)序邏輯控制和組合邏輯控制。處理后的圖像可以通過(guò)1394接口輸出。該系統主要由FPGA和DSP實(shí)現,設計靈活,具有很強的重構性。 關(guān)鍵詞:圖像 圖像處理 DSP FPGA IEEE1394 傳統的數字圖像處理通常
- 關(guān)鍵字: DSP FPGA IEEE1394 單片機 嵌入式系統 圖像 圖像處理 消費電子 消費電子
G.726語(yǔ)音編解碼器在SoPC中的實(shí)現
- 摘 要:在對G.726語(yǔ)音編解碼標準分析的基礎上給出了基于FPGA的DSP設計流程,利用MATLAB/Simulink、DSP Builder和SOPC Builder工具設計了G.726語(yǔ)音編解碼器,通過(guò)仿真實(shí)驗驗證了所設計的編解碼器模型的正確性,實(shí)現了編解碼器在SoPC系統中的綜合。 關(guān)鍵詞:ADPCM MATLAB/Simulink DSP Builder FPGA SoPC G.726是ITU前身CCITT于1990年在G.721和G.723標準的基礎上提出的關(guān)于把64kbps非線(xiàn)性PCM信號
- 關(guān)鍵字: ADPCM Builder DSP FPGA MATLAB/Simulink SoPC 消費電子 消費電子
基于FPGA的IPV6數據包的拆裝實(shí)現
- 基于FPGA的IPV6數據包的拆裝實(shí)現 王志遠, 杜詩(shī)武, 曲 晶(信息工程學(xué)院 信息技術(shù)研究所,河南 鄭州 450002) 摘 要:介紹了一種運用FPGA將IPV6數據包的包頭和數據部分分離并重新封裝的方法。利用該方法,可以使IPV6數據包的拆裝處理速度達到2Gbit/s以上。 關(guān)鍵詞:FPGA IPV6數據包 拆裝 FIFO 筆者在參與國家“863”重大專(zhuān)題項目“高速密碼芯片及驗證平臺系統”的過(guò)程中,遇到了將IPV6數據包的包頭和數據部分拆開(kāi),然后把數據部分送密碼芯片進(jìn)行加
- 關(guān)鍵字: FIFO FPGA IPV6數據包 拆裝
SoC原型驗證技術(shù)的研究
- SoC原型驗證技術(shù)的研究 北京清華大學(xué)微電子所(100084) 馬鳳翔 孫義和 摘 要:快速系統原型技術(shù)已成為SoC(片上系統)驗證的主要手段之一,但大多數的原型描述仍使用Verilog/VHDL語(yǔ)言,描述效率低。以軟件編譯式系統設計(SCSD)為基礎,提出了SoC的原型驗證流程,用Handel-C語(yǔ)言描述SoC原型,并直接實(shí)現在原型驗證硬件上;用SCSD的軟件工具、RC1000和RC200硬件平臺搭建了一個(gè)SoC原型驗證系統的樣機,并在樣機上完成了Lena圖像處理SoC的原型驗證;在反復
- 關(guān)鍵字: Handel-C SoC 軟件編譯式系統設計 驗證 原型 SoC ASIC
asic-to-fpga介紹
您好,目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。 創(chuàng )建詞條
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
