基于DSP與雙目CMOS攝像頭的數字圖像處理系統

摘　要：介紹了基于浮點(diǎn)DSP處理器與雙CMOS攝像頭的數字圖像采集處理系統,探討了系統的基本原理和設計方法,并給出了系統的實(shí)現方案。在該系統中,數據采集由兩個(gè)相互獨立的CMOS攝像頭完成,并由DSP進(jìn)行圖像處理,FPGA協(xié)同DSP完成時(shí)序邏輯控制和組合邏輯控制。處理后的圖像可以通過(guò)1394接口輸出。該系統主要由FPGA和DSP實(shí)現,設計靈活,具有很強的重構性。
 
關(guān)鍵詞：圖像 圖像處理 DSP FPGA IEEE1394 

傳統的數字圖像處理通常采用圖像采集卡,將模擬電視信號轉換成數字信號,然后由PC機進(jìn)行軟處理。這樣不僅不夠靈活,處理能力也受到PC機和軟件的限制。隨著(zhù)CMOS成像芯片工藝的改進(jìn)和數字信號處理器功能的提升,使得數據量與計算量較大的圖像硬處理成為可能。本文詳細介紹了通過(guò)兩路CMOS攝像頭采集圖像,以浮點(diǎn)DSP為核心處理器,采用60萬(wàn)門(mén)FPGA實(shí)現邏輯控制的數字圖像采集處理系統的設計原理和實(shí)現方法。本系統所采用的芯片與器件,在保證性能的同時(shí),兼顧低功耗,整個(gè)系統可以由1394線(xiàn)纜供電。
 
1 原理概述 

整個(gè)系統的原理框圖如圖1所示。系統上電后,FPGA配置子板把配置文件加載到FPGA中。DSP由外部 FLASH引導,通過(guò)FPGA先設置1394接口芯片的內部寄存器,再通過(guò)I2C總線(xiàn)設置攝像頭1、2的控制寄存器。FPGA提供攝像頭的工作時(shí)序和圖像序列的讀寫(xiě)時(shí)序。云臺在DSP的控制下可以上下左右調整,捕捉感興趣的目標。8片1MB的SRAM作為兩路攝像頭的數據存儲器,16MB的SDRAM則充當DSP的外部數據緩沖。處理后的圖像既可以直接輸出至LCD進(jìn)行顯示,也可以通過(guò)1394總線(xiàn)傳送至PC機。 

圖1 數字圖像采集處理系統原理框圖

2系統設計
 
整個(gè)系統由三部分構成:圖像采集模塊、圖像處理模塊和圖像傳輸模塊。
 
2.1 圖像采集模塊 

該模塊主要由兩組CMOS攝像頭和云臺組成。該模塊的接口信號見(jiàn)圖2。

 

圖2 圖像采集模塊連接圖

攝像頭采用韓國現代的HV7131R和五層玻璃透鏡。HV7131R采用0.3μm的CMOS工藝,有效像素30萬(wàn),功耗低于90mW,具有曝光控制、增益控制和白平衡處理等功能,最大幀率30fps@VGA。通過(guò)標準的I2C接口設置HV7131R的內部寄存器,可以調節圖像的曝光時(shí)間、分辨率、幀率、RGB增益、鏡像等。
HV7131R輸出10位的RGB原始數據,本系統采用了其中的高8位。多層玻璃透鏡可以濾除波長(cháng)大于630nm的紅外線(xiàn),并采用超焦距對焦方式,最小成像距離為3cm。 

攝像頭借助云臺跟蹤運動(dòng)目標,水平旋轉范圍為-180