<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> asic ip

基于LabVIEW FPGA的數據傳輸技術(shù)

  • 代華斌,秦占陽(yáng) (中國科學(xué)院?西安光學(xué)精密機械研究所,陜西?西安?710075)摘? 要:數據傳輸就是依照適當的規程,經(jīng)過(guò)一條或多條鏈路,在數據源和數據宿之間傳送數據的過(guò)程。也表 示借助信道上的信號將數據從一處送往另一處的操作?;贚abVIEW FPGA數據傳輸技術(shù)是基于網(wǎng)絡(luò )傳輸的一 種,它具有TCP傳輸和UDP傳輸兩種方式,為了保證傳輸過(guò)程中不產(chǎn)生數據丟失,本文通過(guò)重新構造數據類(lèi)型 并通過(guò)打包與接包的方式進(jìn)行數據交換,保證了數據在高速采樣條件下的連續性與穩定性,為底層FPGA硬件 向上位機數據交換提供
  • 關(guān)鍵字: 202004  FPGA  abview  TCP/IP  UDP  數據復用  

諾基亞攜手英特爾,推動(dòng)用于5G新空口和云基礎設施的芯片技術(shù)創(chuàng )新

  • ·   諾基亞交付多種內置英特爾芯片技術(shù)創(chuàng )新的5G AirScale無(wú)線(xiàn)接入解決方案·   諾基亞繼續推進(jìn)其5G芯片策略,拓展ReefShark芯片組的部署范圍,以提高全球5G網(wǎng)絡(luò )的性能并且降低能耗?!?nbsp;  諾基亞和英特爾將繼續合作開(kāi)發(fā)定制ASIC解決方案,用于“由ReefShark驅動(dòng)的”5G無(wú)線(xiàn)產(chǎn)品組合?!?nbsp;  諾基亞將在其AirFrame云數據中心解決方案中采用第二代英特爾?至強?可擴展處理器。諾基亞近日宣布,與英特爾攜
  • 關(guān)鍵字: 無(wú)線(xiàn)接入  ASIC  

MathWorks通過(guò)Universal Verification Methodology (UVM)支持加快FPGA和ASIC驗證速度

  • MathWorks?近日宣布,HDL Verifier?從現已上市的?Release 2019b?開(kāi)始提供對?Universal Verification Methodology (UVM)?的支持。HDL Verifier?能夠讓開(kāi)發(fā) FPGA 和 ASIC 設計的設計驗證工程師直接從 Simulink?模型生成 UVM 組件和測試平臺,并在支持 UVM 的仿真器(比如來(lái)自 Synopsys、Cadence 和 Mentor
  • 關(guān)鍵字: UVM  ASIC  

Vision HDL Toolbox功能增加,適用于高達8k分辨率的幀尺寸和高幀率視頻

  • MathWorks近日宣布,隨著(zhù)?2019b 發(fā)行版的 MATLAB?和?Simulink?產(chǎn)品系列最近上市,Vision HDL Toolbox提供對在 FPGA?上處理高幀率?(HFR)?和高分辨率視頻的原生多像素流處理支持。視頻、圖像處理和 FPGA 設計工程師在處理 240fps 或更高分辨率的 4k?或 8k?視頻時(shí)可以加快權衡表現和實(shí)現的探索和仿真速度。為幫助實(shí)時(shí)處理工業(yè)檢測、醫學(xué)成像以及情報、監控、和偵
  • 關(guān)鍵字: ASIC  視覺(jué)系統  

芯愿景:本土芯片公司對專(zhuān)利保護的意識越來(lái)越強,申請時(shí)還要注重幾點(diǎn)方法

  • 不久前,北京芯愿景軟件技術(shù)有限公司的總經(jīng)理張軍先生向電子產(chǎn)品世界等媒體介紹了芯片知識產(chǎn)權(IP)保護的現象和問(wèn)題。
  • 關(guān)鍵字: IP  知識產(chǎn)權  保護  

芯片設計鏈要安全,IP、EDA與設計服務(wù)公司各有高招

  • 中美貿易摩擦引起了人們對芯片設計供應鏈安全的考慮,包括IP、EDA工具和設計服務(wù)業(yè)務(wù)。不久前,在南京“中國集成電路設計業(yè)2019年會(huì )”(ICCAD 2019)上,Arm中國、Silvaco、北京芯愿景、華大九天向電子產(chǎn)品世界等媒體介紹了他們的舉措,可見(jiàn)跨國公司積極在中國和海外設立研發(fā)機構,以規避風(fēng)險;本土企業(yè)開(kāi)始重視專(zhuān)利保護,對內在技術(shù)創(chuàng )新上發(fā)力,對外秉持開(kāi)放合作的態(tài)度。從左至右:Arm中國產(chǎn)品研發(fā)副總裁劉澍,華大九天副總經(jīng)理董森華,Silvaco中國區總經(jīng)理房敏,Silvaco首席執行官BabakTah
  • 關(guān)鍵字: EDA  IP  

Arm Mali-G77 GPU榮獲The Linley Group 2019年度最佳處理器IP

  • Arm近日宣布Arm Mali-G77 GPU在The Linley Group的2019年度分析師選擇獎(Analysts’ Choice Awards)評選中,斬獲最佳處理器IP獎項。這項年度大獎旨在表彰七個(gè)不同類(lèi)別的頂尖半導體產(chǎn)品:AI加速器、嵌入式處理器、移動(dòng)處理器、服務(wù)器/PC處理器、處理器IP核、網(wǎng)絡(luò )芯片以及最佳技術(shù)。Arm終端產(chǎn)品事業(yè)部副總裁暨總經(jīng)理Paul Williamson表示:“隨著(zhù)5G與AI的興起,消費者越來(lái)越依賴(lài)移動(dòng)設備進(jìn)行更多的操作,從高性能的移動(dòng)游戲到包含復雜機器學(xué)習負載的任
  • 關(guān)鍵字: 獲獎  IP  

如何通過(guò)IP/以太網(wǎng)供電將智能照明引入到建設項目

  •   Molex? 供稿摘? 要:無(wú)論是新建項目、進(jìn)行深度改造,還是從現有的設施遷移到物聯(lián)網(wǎng)架構,第一步都是要摒棄掉當前那些在新的建設中阻礙技術(shù)采用的有機過(guò)程,或者是“用合適的同類(lèi)產(chǎn)品替代”這種更新方式。不要去相信智能樓宇成本過(guò)于高昂、互聯(lián)樓宇并不安全以及物聯(lián)網(wǎng)技術(shù)過(guò)于新穎的觀(guān)點(diǎn)。實(shí)際上,合并的物聯(lián)網(wǎng)平臺其實(shí)更加簡(jiǎn)單。對于全部樓宇系統來(lái)說(shuō),例如照明、自動(dòng)化遮光簾、溫度、安全訪(fǎng)問(wèn)、音視頻設備以及衛生間等,從 IP/PoE 中都可以實(shí)現真正的投資回報?! £P(guān)鍵詞:智能照明;IP;以太網(wǎng)供電;樓宇;建設  在物聯(lián)
  • 關(guān)鍵字: 202002  智能照明  IP  以太網(wǎng)供電  樓宇  建設  

EDA、RISC-V、芯片服務(wù)公司談芯片設計的三大熱點(diǎn)

  • 在A(yíng)IoT時(shí)代,如何提升芯片設計的效率?在“中國集成電路設計業(yè)2019年會(huì )”(ICCAD 2019)上,Cadence南京凱鼎電子、SiFive、賽昉科技、摩爾精英的老總分析了這些芯片設計業(yè)的熱點(diǎn),他們的主要觀(guān)點(diǎn)是:①設計上云;②系統級融合;③利用AI提升EDA工具的效率。從右至左:Cadence南京凱鼎電子副總裁劉矛,SiFive首席執行官Naveed Sherwani博士,賽昉科技CEO徐滔,摩爾精英董事長(cháng)兼首席執行官張競揚芯片設計的趨勢1:設計上云1)哪些公司需要上云?Cadence南京凱鼎電子1副
  • 關(guān)鍵字: EDA  RISC-V  IP  

Imagination與蘋(píng)果公司簽訂新的協(xié)議

  • 近日,Imagination Technologies(簡(jiǎn)稱(chēng)“ Imagination”)宣布已與蘋(píng)果公司達成新的多年期授權協(xié)議以代替之前于2014年2月6日首次宣布的一項多年使用許可協(xié)議。根據新簽訂的協(xié)議,蘋(píng)果公司可以使用Imagination更廣泛的知識產(chǎn)權(IP),并交納授權費用。
  • 關(guān)鍵字: IP  蘋(píng)果  

具有突破性、可擴展、直觀(guān)易用的上電時(shí)序系統可加快設計和調試速度

  • 簡(jiǎn)介各行各業(yè)的電子系統都變得越來(lái)越復雜,這已經(jīng)不是什么秘密。至于這種復雜性如何滲透到電源設計中,卻不是那么明顯。例如,功能復雜性一般通過(guò)使用ASIC、FPGA和微處理器來(lái)解決,在更小的外形尺寸中融入更豐富的應用特性。這些設備向電源系統提供不同的數字負載,要求使用不同功率等級的多種電壓軌,每一種都具有高度個(gè)性化的電壓軌容差。同樣,正確的電源開(kāi)啟和關(guān)斷時(shí)序也很重要。隨著(zhù)時(shí)間推移,電路板上電壓軌的數量成倍增加,使得電源系統的時(shí)序設計和調試變得更加復雜??蓴U展性應用電路板所需的電壓軌數量與電路板的復雜度緊密關(guān)聯(lián)。
  • 關(guān)鍵字: ASIC  FPGA  

LabViewFPGA數據傳輸技術(shù)

  • 數據傳輸就是依照適當的規程,經(jīng)過(guò)一條或多條鏈路,在數據源和數據宿之間傳送數據的過(guò)程。也表示借助信道上的信號將數據從一處送往另一處的操作?;趌abviewFPGA數據傳輸技術(shù)是基于網(wǎng)絡(luò )傳輸的一種,它具有TCP傳輸和UDP傳輸兩種方式,為了保證傳輸過(guò)程中不產(chǎn)生數據丟失,本文通過(guò)重新構造數據類(lèi)型并通過(guò)打包與接包的方式進(jìn)行數據交換,保證了數據在高速采樣條件下的連續性與穩定性,為底層FPGA硬件向上位機數據交換提供了一種嶄新的模式。
  • 關(guān)鍵字: FPGA  labview  TCP/IP  UDP  數據復用  

AIC愛(ài)科微獲得CEVA 802.11ax Wi-Fi 6 IP授權許可用于IoT連接

  • ?近日,CEVA,全球領(lǐng)先的智能和互聯(lián)設備信號處理平臺和人工智能處理器IP授權許可廠(chǎng)商?(納斯達克股票交易所代碼:CEVA) 宣布,專(zhuān)注于物聯(lián)網(wǎng)市場(chǎng)的中國新興IC設計商AIC愛(ài)科微半導體有限公司已獲得CEVA授權許可,將RivieraWaves 802.11ax Wi-Fi 6 IP用于其低功耗系統級芯片(SoC)。AIC愛(ài)科微半導體首席工程師表示:“最新的802.11ax 1x1 Wi-Fi 6實(shí)施方案為物聯(lián)網(wǎng)應用提供了高效率的低功耗連接。獲得RivieraWaves RW-11ax
  • 關(guān)鍵字: IP  Wi-Fi  

瑞薩電子宣布擴大IP授權范圍

  • 全球領(lǐng)先的半導體解決方案供應商瑞薩電子株式會(huì )社(TSE:6723)今日宣布擴大其備受歡迎的IP的授權范圍,幫助設計師能夠在瞬息萬(wàn)變的行業(yè)中滿(mǎn)足廣泛的客戶(hù)需求。自即日起,客戶(hù)將可訪(fǎng)問(wèn)諸如尖端的7nm(納米)SRAM和TCAM,以及領(lǐng)先的標準以太網(wǎng)時(shí)間敏感網(wǎng)絡(luò )(TSN)等IP。此外,瑞薩電子正致力于打造包括PIM(內存處理)的系統IP,該技術(shù)首次在2019年6月的會(huì )議論文中提出,作為AI(人工智能)加速器引起廣泛關(guān)注。利用這些IP,客戶(hù)可迅速啟動(dòng)其先進(jìn)的半導體器件開(kāi)發(fā)項目,例如為領(lǐng)先的5G網(wǎng)絡(luò )開(kāi)發(fā)下一代AI芯
  • 關(guān)鍵字: IP  SRAM  

格芯宣布提供系統SoC安全解決方案,防止針對IP非法威脅

  • 晶圓代工大廠(chǎng)格芯(GlobalFoundries)于近日宣布,將與Arm合作藉由基于格芯旗下FD-SOI的22FDX平臺,為蜂巢式物聯(lián)網(wǎng)應用程序提供安全的系統SoC解決方案。 格芯表示,隨著(zhù)逆向工程和其他對IP的非法威脅與日俱增,必須使用包括加密核心、硬件信任和高速協(xié)議引擎等方式的硬件安全IP解決方案,以求在基礎上保護復雜的電子系統。而格芯的22FDX平臺具有Arm CryptoIsland芯片安全隔離區,提供同芯片和硬件安全的解決方案,可將前端模塊(FEM)、射頻(RF)、基帶、嵌入式MRAM和加密功能
  • 關(guān)鍵字: 格芯  SoC安全  IP  
共1293條 9/87 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|

asic ip介紹

您好,目前還沒(méi)有人創(chuàng )建詞條asic ip!
歡迎您創(chuàng )建該詞條,闡述對asic ip的理解,并與今后在此搜索asic ip的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>