<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> altera

“Altera杯”第五屆研究生電子設計競賽在京開(kāi)賽

  •     “Altera杯”中國第五屆研究生電子設計競賽今日在清華大學(xué)正式拉開(kāi)序幕。來(lái)自中國電子學(xué)會(huì )的李志武副秘書(shū)長(cháng),清華大學(xué)龔克副校長(cháng)及Altera公司亞洲區副總裁李彬先生,教育部、科技部、信息產(chǎn)業(yè)部相關(guān)領(lǐng)導和各參賽代表隊師生齊聚一堂出席了在清華大學(xué)中央主樓舉行的開(kāi)幕式。    本屆中國研究生電子設計競賽由中國電子學(xué)會(huì )主辦,清華大學(xué)研究院和Altera公司共同承辦,將分為EDA知識筆試和上機設計兩部分,于8月18日至8月22日在清華大學(xué)分階段進(jìn)行
  • 關(guān)鍵字: Altera  

良好FPGA信號完整性的實(shí)現方法

  • 良好FPGA信號完整性的實(shí)現方法Signal Integrity of Stratix IIAltera公司 FPGA產(chǎn)品部 高級技術(shù)行銷(xiāo)經(jīng)理 Lalitha Oruganti簡(jiǎn)介信號完整性是高速系統設計的關(guān)鍵因素。較差的信號完整性會(huì )導致工程成本增加,延緩產(chǎn)品發(fā)布,降低產(chǎn)品收益。在當今要求產(chǎn)品能夠及時(shí)面市的半導體市場(chǎng)上,忽略信號完整性可能會(huì )造成高達幾百萬(wàn)美金的代價(jià)。高速系統中如何保持信號完整性無(wú)疑取決于對FPGA的選型。本文闡述Altera Stratix II的基準測試,測試結果表明,Stratix I
  • 關(guān)鍵字: Altera  

Altera杯 第五屆研究生電子設計開(kāi)賽在即

  • 由中國電子學(xué)會(huì )主辦、清華大學(xué)研究生院承辦的全國性學(xué)科比賽——“Altera杯”中國第五屆研究生電子設計競賽(EDA)將于2005年8月17日~22日在清華大學(xué)舉行。該競賽是目前中國面向在讀研究生的規模最大、層次最高的學(xué)科競賽之一。截至目前,已經(jīng)有42所高校和科研院所報名參賽,參賽代表隊將會(huì )達到70支。本屆競賽將由中國電子學(xué)會(huì )秘書(shū)長(cháng)劉汝林擔任組委會(huì )主席;中國工程院院士倪光南出任競賽命題和評審委員會(huì )主任;以及來(lái)自中國人民大學(xué)的法學(xué)專(zhuān)家擔任競賽監督委員會(huì )主任。 中國研究生電子設計競賽(EDA)旨在推動(dòng)中國EDA
  • 關(guān)鍵字: Altera  

Altera SoPC World研討會(huì )展示創(chuàng )新理念

  • 市場(chǎng)調查公司Dataquest認為可編程邏輯是整個(gè)半導體市場(chǎng)增長(cháng)最快的部分,到2004年將增長(cháng)到50多億美元。面對如此巨大的市場(chǎng),可編程邏輯器件供應商Altera公司不斷致力于技術(shù)的創(chuàng )新和市場(chǎng)的擴張。近期該公司在北京舉辦了以可編程單片系統為主題SoPC World研討會(huì ),此次活動(dòng)吸引了眾多本地工程技術(shù)人員以及高校師生參加,與會(huì )人員對演講內容及Altera公司合作伙伴的現場(chǎng)演示表現出了極大的興趣。研討會(huì )上,Altera公司產(chǎn)品規劃副總裁Robert Blake先生做了“通過(guò)創(chuàng )新保持領(lǐng)先”為主題的演講。他表示
  • 關(guān)鍵字: Altera  

重慶大學(xué)-Altera EDA-SOPC聯(lián)合實(shí)驗室及培訓中心成立

  • Altera公司近期與重慶大學(xué)簽訂協(xié)議共建EDA-SOPC聯(lián)合實(shí)驗室,同時(shí)為“EDA-SOPC聯(lián)合實(shí)驗室和培訓中心”剪彩揭牌。Altera公司為培訓中心捐贈了價(jià)值41萬(wàn)美元的硬件開(kāi)發(fā)系統和配套軟件,以支持重慶及中國西部地區EDA/SOPC技術(shù)的發(fā)展。揭牌儀式后,培訓中心還為來(lái)自各高校、企業(yè)、研究所的代表、技術(shù)人員舉辦了為期2天的FPGA、SOPC、Nios  II及Quartus II等相關(guān)的技術(shù)培訓。www.altera.com
  • 關(guān)鍵字: Altera  EDA  IC設計  

Altera推出Nios II系列軟核處理器

  • 前不久,Altera 正式推出了Nios II系列32位RSIC嵌入式處理器。Nios II系列軟核處理器是Altera的第二代FPGA嵌入式處理器,其性能超過(guò)200DMIPS,在A(yíng)ltera FPGA中實(shí)現僅需35美分。Altera的Stratix 、Stratix GX、 Stratix II和 Cyclone系列FPGA全面支持Nios II處理器,以后推出的FPGA器件也將支持Nios II。自Altera于2000年推出第一代16位Nios處理器以來(lái),已經(jīng)交付了13000多套Nios開(kāi)發(fā)套件,N
  • 關(guān)鍵字: Altera  

Altera與成都電子科技大學(xué)成立 EDA/SoPC 聯(lián)合實(shí)驗室及培訓中心

  • Altera宣布與中國成都電子科技大學(xué)合作成立可編程單芯片系統聯(lián)合實(shí)驗室和培訓中心。并捐贈了價(jià)值43萬(wàn)美元的最新版本Quartus II開(kāi)發(fā)軟件及相應的Nios嵌入式系統開(kāi)發(fā)套件。會(huì )后,Altera、電子科技大學(xué)還將為數十所院校的老師以及相關(guān)單位工程技術(shù)人員舉辦為期2天的FPGA、SoPC、DSP Builder、Nios、Quartus  II等相關(guān)的技術(shù)培訓。www.altera.com
  • 關(guān)鍵字: Altera  EDA  IC設計  

Altera以MaxII CPLD全力拓展新市場(chǎng)

  • 近年來(lái),通信、計算機存儲器市場(chǎng)的發(fā)展趨勢不容樂(lè )觀(guān),而工業(yè)和消費類(lèi)電子產(chǎn)品則呈上升態(tài)勢,后者有更佳的表現。CMOS數字邏輯產(chǎn)品方面,每邏輯單元價(jià)格每年降低25%~35%。用戶(hù)們正在尋求小型及缺乏靈活性的ASIC和ASSP的替代產(chǎn)品,這對CPLD來(lái)講,是個(gè)很好的發(fā)展機會(huì )。MaxII器件是Altera新開(kāi)發(fā)的CPLD系列,與原有Max相比,成本降低了50%,功耗降低了90%,同時(shí)保持了Max系列的即用性、單芯片、非易失性和易用性?!癆ltera的設計師條用新的查找表結構(LUT),而放棄了傳統的宏單元體系?;?/li>
  • 關(guān)鍵字: Altera  

Altera推出具有突破性體系的Stratix II系列FPGA

  • FPGA已在數據通信、電信、無(wú)線(xiàn)通信、消費類(lèi)產(chǎn)品、醫療、工業(yè)和軍事等各應用領(lǐng)域當中占據重要地位。由于芯片開(kāi)發(fā)成本不斷攀升,以及對更高性能的不斷追求,繼0.18mm和0.13mm之后,業(yè)界越來(lái)越熱衷于90nm芯片制造工藝。Xilinx、Intel等都已進(jìn)入該領(lǐng)域,Altera也是其重要的倡導者。近期,Altera推出了嶄新體系的大容量Stratix II系列FPGA。它具有創(chuàng )新的自適應FPGA體系,即自適應邏輯模塊(ALM),這使其在單個(gè)器件中具有雙倍多的邏輯容量,比第一代Stratix器件速度快50%,效
  • 關(guān)鍵字: Altera  FPGA  

摩托羅拉高清晰度衛星接收器采用Altera Cyclone FPGA

  • Altera公司宣布,摩托羅拉的寬帶通信部門(mén)已經(jīng)選擇Altera Cyclone  FPGA用于最新的摩托羅拉DSR500系列高清晰度衛星接收器。該FPGA在 DSR500 系列產(chǎn)品中執行鏈接高級解碼器和處理器的線(xiàn)路,管理來(lái)自前端衛星調諧器和解調器的帶寬等重要功能。
  • 關(guān)鍵字: Altera  

Altera全面供應整系列MAX II CPLD產(chǎn)品

  •     Altera公司今天宣布即可發(fā)售EPM2210器件,該器件是MAX® II CPLD系列中容量最大的型號,具有2,210個(gè)邏輯單元(LE)。此系列的推出代表了MAX II——業(yè)內成本最低、密度最高、性能最佳的CPLD產(chǎn)品現已在市場(chǎng)上全面供應。工程師現在可以充分利用MAX II系列實(shí)現以前CPLD無(wú)法完成的復雜控制應用。     國家儀器(NI)工業(yè)控制和測量部經(jīng)理Brian Mac
  • 關(guān)鍵字: Altera  

Altera在CCBN上展示實(shí)現Video-over-IP的業(yè)內第一個(gè)FPGA解決方案

  • 在CCBN上,Altera(NASDAQ:ALTR)公司公布業(yè)內第一個(gè)基于FPGA的Video-over-IP參考設計。系統設計人員可充分利用Altera低成本Cyclone™ FPGA系列和Nios® II嵌入式處理器的可編程能力和靈活性,在新的Video-over-IP領(lǐng)域,采用該參考設計加速實(shí)現其高性?xún)r(jià)比、低復雜度系統的開(kāi)發(fā)。該參考設計將在3104-3105展位進(jìn)行演示。Pro Broadband公司項目經(jīng)理余志武評論說(shuō):“Altera首次面市的Video-over-IP解決方案
  • 關(guān)鍵字: Altera  

Altera發(fā)售高密度極佳性能FPGA

  • Altera公司今天宣布已開(kāi)始發(fā)售EP2S180器件——Stratix® II FPGA系列中最大和最后一個(gè)型號。它比相競爭FPGA多出82%的邏輯單元(LE)——此里程碑確立了Altera在FPGA業(yè)界密度、性能和90nm技術(shù)的領(lǐng)先地位。采用第三方認可的基準測試方法,Altera展示了Stratix II FPGA平均比競爭對手同類(lèi)產(chǎn)品快出39%,使Stratix II系列成為當今市場(chǎng)上最快的FPGA。EP2S180器件的發(fā)售完整展示了Stratix II FPGA系列,整個(gè)系列密度分布在15,
  • 關(guān)鍵字: Altera  

Altera新發(fā)布結構化ASIC方案HardCopyII

  • Altera公司今天發(fā)布了下一代結構化ASIC方案——HardCopy® II系列。HardCopy® II器件是業(yè)內最出眾的結構化ASIC,采用了獨特的FPGA前端設計方法,每百萬(wàn)ASIC邏輯門(mén)價(jià)格低至15美金。HardCopy® II結構化ASIC構建在新的精細粒度體系結構上,面向低成本設計,使邏輯門(mén)密度、性能和低功耗達到了更高的水平,在很多領(lǐng)域內,是ASIC和ASSP的最佳解決方案。HardCopy II器件實(shí)現了最大220萬(wàn)ASIC邏輯門(mén)、880萬(wàn)比特RAM和超過(guò)350MH
  • 關(guān)鍵字: Altera  

Altera公布HardCopy II

  • Altera(NASDAQ:ALTR)公司發(fā)布了下一代結構化ASIC方案——HardCopy® II系列。HardCopy® II器件是業(yè)內最出眾的結構化ASIC,采用了獨特的FPGA前端設計方法,每百萬(wàn)ASIC邏輯門(mén)價(jià)格低至15美金。HardCopy® II結構化ASIC構建在新的精細粒度體系結構上,面向低成本設計,使邏輯門(mén)密度、性能和低功耗達到了更高的水平,在很多領(lǐng)域內,是ASIC和ASSP的最佳解決方案。HardCopy II器件實(shí)現了最大220萬(wàn)ASIC邏輯門(mén)、880萬(wàn)比特
  • 關(guān)鍵字: Altera  
共566條 37/38 |‹ « 29 30 31 32 33 34 35 36 37 38 »

altera介紹

Altera 的可編程解決方案幫助系統和半導體公司快速高效的實(shí)現創(chuàng )新,突出產(chǎn)品優(yōu)勢,贏(yíng)得市場(chǎng)競爭。 自二十年前發(fā)明世界上第一個(gè)可編程邏輯器件開(kāi)始,Altera 公司 (NASDAQ:ALTR) 秉承了創(chuàng )新的傳統,是世界上"可編程芯片系統" (SOPC) 解決方案倡導者。Altera 公司總部位于美國加州的圣何塞,并在全球的14個(gè)國家中擁有近2000名員工,其2005年度的年收入高達11.23億美 [ 查看詳細 ]

相關(guān)主題

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>