<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> altera

Altera FPGA、CPLD 學(xué)習筆記

  • 1.硬件設計基本原則 1)        速度與面積平衡和互換原則:一個(gè)設計如果時(shí)序余量較大,所能跑的頻率遠高于設計要求,能可以通過(guò)模塊復用來(lái)減少整個(gè)設計消耗的芯片面積,這就是用速度優(yōu)勢換面積的節約;反之,如果一個(gè)設計的時(shí)序要求很高,普通方法達不到設計頻率,那么可以通過(guò)數據流串并轉換,并行復制多個(gè)操作模塊,對整個(gè)設計采用 “乒乓操作”和“串并轉換”的思想進(jìn)行處理,在芯片輸出模塊處再對數據進(jìn)行“并串轉換”。從而實(shí)現了用面積復制換取速度的
  • 關(guān)鍵字: Altera  

Altera在華成立第30家聯(lián)合實(shí)驗室和培訓中心

  • Altera宣布在中國華南師范大學(xué)成立聯(lián)合實(shí)驗室和培訓中心——這是Altera在中國建立的第30家同類(lèi)培訓中心。 作為Altera全球大學(xué)計劃的一部分,聯(lián)合實(shí)驗室和培訓中心配備了最新的Altera®Quartus®II軟件和開(kāi)發(fā)套件,幫助教師指導學(xué)生進(jìn)行實(shí)際動(dòng)手操作。 “聯(lián)合實(shí)驗室和培訓中心的建立為中國整個(gè)PLD教育做出了突出的貢獻,”華南師范大學(xué)副校長(cháng)劉鳴教授說(shuō),“它使工程設計專(zhuān)業(yè)的學(xué)生能夠積累起FPGA和結構化ASIC設計方面的經(jīng)驗。同時(shí),聯(lián)合實(shí)驗室的建立對于中國在日益激烈的全球
  • 關(guān)鍵字: 30家  Altera  PLD教育  聯(lián)合實(shí)驗室  

Altera發(fā)售業(yè)界首款65nm低成本FPGA

  •   日前,Alter宣布,利用TSMC 65nm低功耗工藝的低成本FPGA Cyclone III系列開(kāi)始發(fā)售。根據Altera廣播、汽車(chē)電子及消費電子業(yè)務(wù)部副總裁Tim Colleran的介紹,利用TSMC的工藝,Cyclone III FPGA提供豐富的邏輯、存儲器和DSP方案功能功耗更低。結合Quartus II開(kāi)發(fā)軟件7.0,Cyclone III系列在嚴格的成本和功耗預算下,以高性能滿(mǎn)足應用需求。   Altera資深營(yíng)銷(xiāo)副總裁Jordan Plofsky認為,這一系列產(chǎn)品與其他競爭對手的方案
  • 關(guān)鍵字: Altera  FPGA  單片機  嵌入式系統  

Altera中國大學(xué)生電子設計文章競賽2007

  • Altera? 公司一直致力于通過(guò)大學(xué)合作項目的實(shí)施來(lái)幫助中國培養優(yōu)秀電子設計人才,并推動(dòng)可編程技術(shù)產(chǎn)品和應用的研究。Altera中國大學(xué)計劃更是公司的一項長(cháng)期戰略計劃。Altera大學(xué)計劃為全球范圍內的大專(zhuān)院校提供先進(jìn)、容易學(xué)習并容易使用的開(kāi)發(fā)軟件、可編程邏輯器件、開(kāi)發(fā)工具以及完整的設計套件。我們希望提高學(xué)生們在電子設計領(lǐng)域方面的知識和能力,幫助他們畢業(yè)后在工作崗位上能夠發(fā)揮所長(cháng),實(shí)現Altera幫助中國提升電子設計水平的承諾。 首屆中國大學(xué)生電子設計文章競賽在2006年成功舉辦,推動(dòng)了中國
  • 關(guān)鍵字: altera  FPGA  

Altera Stratix II FPGA達到軍用溫度級標準

  •   Altera公司宣布,其90nm高性能Stratix®II FPGA器件系列所有封裝型號均達到軍用溫度級標準。   Altera的Stratix和Stratix®II器件能夠可靠地工作在商用、工業(yè)和軍用溫度級范圍內,符合嚴格的規范標準。公司將工業(yè)級Stratix®II器件的工作范圍擴展到-55
  • 關(guān)鍵字: Altera  FPGA  Stratix  單片機  嵌入式系統  

Altera發(fā)布Quartus II設計軟件7.0支持Cyclone III FPGA

  •   Altera公司推出了Quartus® II軟件7.0,其訂購版和免費的網(wǎng)絡(luò )版均支持65nm Cyclone® III FPGA全系列產(chǎn)品。網(wǎng)絡(luò )版軟件對Cyclone III器件的支持表明,在所有FPGA供應商免費軟件包中,該軟件能夠支持密度最大的器件。與前一系列相比,Quartus II軟件的先進(jìn)技術(shù)和效能特性使設計人員能夠充分挖掘Cyclone III系列的潛能,器件功耗降低了50%,比最相近的低成本FPGA競爭
  • 關(guān)鍵字: Altera  Cyclone  FPGA  II  III  Quartus  單片機  嵌入式系統  設計軟件7.0  

Altera Announces Quartus II Design Software Version 7.0 With Support for Cyclone III FPGAs

  • Web Edition Offers Free Design Support for Industry’s Highest-Density Low-Cost FPGAsBeijing, March 20, 2007—Altera Corporation (NASDAQ:ALTR) today introduced Quartus II software version 7.0 with support for the entire 65-nm Cyclone? III FPGA family in bot
  • 關(guān)鍵字: Altera  FPGA  單片機  嵌入式系統  

SYNPLICITY為ALTERA的CYCLONE III FPGA提供低成本優(yōu)勢

  • 領(lǐng)先的半導體設計與驗證軟件供應商 Synplicity 公司日前宣布即將為 Altera 公司的低成本 Cyclone III FPGA 提供支持。Synplicity 對其 Synplify Pro? FPGA 綜合軟件進(jìn)行了優(yōu)化,從而提供了更為快速而簡(jiǎn)便易用的解決方案,使 Cyclone III 客戶(hù)能夠迅速實(shí)現時(shí)序目標,并通過(guò)優(yōu)化面積利用來(lái)節約成本。這兩家公司保持長(cháng)期的合作伙伴關(guān)系,并在產(chǎn)品開(kāi)發(fā)過(guò)程中密切配合,從而快速實(shí)現了Synplify Pro 軟件的優(yōu)化。根據雙方合作,Altera 在產(chǎn)品公開(kāi)
  • 關(guān)鍵字: ALTERA  CYCLONE  FPGA  III  SYNPLICITY  

Altera發(fā)售業(yè)界首款65nm低成本FPGA

  • Cyclone III FPGA前所未有地同時(shí)實(shí)現了低功耗、低成本和高性能,適合無(wú)線(xiàn)通信、視頻、顯示等其他對成本敏感的應用。 2007年3月20號,北京——Altera公司今天宣布,開(kāi)始發(fā)售業(yè)界的首款65nm低成本FPGA——Cyclone III系列。Cyclone III FPGA比競爭FPGA的功耗低75%,含有5K至120K邏輯單元(LE),288個(gè)數字信號處理(DSP)乘法器,存儲器達到4Mbits。Cyclone III系列比前一代產(chǎn)品每邏輯單元成本降低20%,使設計人員能夠更多地在成本敏感
  • 關(guān)鍵字: Altera  FPGA  單片機  嵌入式系統  

Ittiam Systems多格式高清晰視頻解碼器引擎選用Altera Stratix II FPGA

  •   Altera宣布印度班加洛爾的DSP系統公司Ittiam Systems(www.ittiam.com)選用了業(yè)界領(lǐng)先的Stratix II FPGA系列來(lái)開(kāi)發(fā)和實(shí)現Trinity多格式高清晰視頻解碼器(MFVDEC)軟核知識產(chǎn)權(IP)。該IP內核設計用于數字電視、高清晰(HD) DVD、HD IPTV和HD機頂盒解決方案。Ittiam之所以選擇了Altera的Stratix II FPGA系列,在于其大容量、高性能以及優(yōu)異的信號
  • 關(guān)鍵字: Altera  FPGA  II  Ittiam  Stratix  Systems  單片機  嵌入式系統  視頻解碼器引擎  消費電子  消費電子  

Altera攜手EDA伙伴實(shí)現高級信號完整性技術(shù)

  •   Altera宣布通過(guò)其EDA合作伙伴實(shí)現了預加重和均衡鏈路估算(PELE)技術(shù),幫助設計人員在A(yíng)ltera Stratix® II GX FPGA中估算信號完整性設置。Mentor Graphics公司是首家在工具流中集成了PELE的EDA合作伙伴。PELE最初只適用于A(yíng)ltera的內部信號完整性專(zhuān)家系統,與Mentor Graphics® HyperLynx工具結合后,高速設計人員采用該技術(shù)在幾個(gè)小時(shí)內便可以完成系
  • 關(guān)鍵字: Altera  EDA伙伴  單片機  高級信號  嵌入式系統  完整性技術(shù)  EDA  IC設計  

Altera、NS和MorethanIP推首款交換開(kāi)發(fā)板

  •   面臨IEEE 1588標準的挑戰而需要進(jìn)行精確時(shí)鐘同步的下一代工業(yè)控制和自動(dòng)化系統設計人員現在可以采用首款8端口交換開(kāi)發(fā)板來(lái)加速他們的互聯(lián)設計。電路板結合了來(lái)自Altera公司、國家半導體公司以及德國設計和IP供應商MorethanIP(MTIP)公司的器件和知識產(chǎn)權(IP),為最終產(chǎn)品提供了必需的關(guān)鍵功能。    新的參考電路板支持在亞微秒精度的大范圍應用中快速實(shí)施IEEE 1588標準。達到這一精度等級對滿(mǎn)足工業(yè)互聯(lián)市場(chǎng)上嚴格的通信延時(shí)和服務(wù)質(zhì)量(QoS)要求非常關(guān)鍵
  • 關(guān)鍵字: Altera  MorethanIP  NS  

Altera、NS和MorethanIP發(fā)布首款支持IEEE 1588時(shí)序控制的8端口交換開(kāi)發(fā)板

  •   面臨IEEE 1588標準的挑戰而需要進(jìn)行精確時(shí)鐘同步的下一代工業(yè)控制和自動(dòng)化系統設計人員現在可以采用首款8端口交換開(kāi)發(fā)板來(lái)加速他們的互聯(lián)設計。電路板結合了來(lái)自Altera公司、國家半導體公司以及德國設計和IP供應商MorethanIP(MTIP)公司的器件和知識產(chǎn)權(IP),為最終產(chǎn)品提供了必需的關(guān)鍵功能。   新的參考電路板支持在亞微秒精度的大范圍應用中快速實(shí)施IEEE 1588標準。達到這一精度等級對滿(mǎn)足工業(yè)互聯(lián)市場(chǎng)上嚴格的通信延時(shí)和服務(wù)質(zhì)量(QoS)要求非常關(guān)鍵。其目標應用
  • 關(guān)鍵字: 1588  8端口交換開(kāi)發(fā)板  Altera  IEEE  MorethanIP  NS  單片機  嵌入式系統  時(shí)序控制  

Altera發(fā)售可量產(chǎn)的Stratix II GX FPGA

  •     Altera公司(NASDAQ:ALTR)今天宣布開(kāi)始發(fā)售其可量產(chǎn)的Stratix® II GX FPGA。高密度Stratix II GX系列提供20個(gè)工作范圍在600Mbps至6.375Gbps的低功耗收發(fā)器,串行鏈路總鏈接能力達到前所未有的127Gbps。用戶(hù)現在可以使用Stratix II GX FPGA來(lái)設計生產(chǎn)多吉比特互聯(lián)系統,滿(mǎn)足甚至超越其性能和信號完整性規范。隨著(zhù)E
  • 關(guān)鍵字: Altera  FPGA  GX  II  Stratix  單片機  嵌入式系統  

2006年陜西省ALTERA杯大學(xué)生電子設計競賽結果

  •     在日前結束的陜西省ALTERA(亞爾特拉)杯大學(xué)生電子設計競賽中,陜西科技大學(xué)參賽的三項作品中有兩項分別榮獲二等獎和三等獎。      本次競賽由世界三大數字電子器件生產(chǎn)商之一的ALTERA公司與省教育廳聯(lián)合舉辦。競賽要求由在校本科大學(xué)生自選項目,充分利用ALTERA公司研制生產(chǎn)的EDA電子器件芯片所具備的功能,來(lái)實(shí)現其在生產(chǎn)過(guò)程等領(lǐng)域的應用開(kāi)發(fā)。由于該芯片屬于在數字弱電領(lǐng)域先進(jìn)的嵌入式數字電子器件,目前還未上市,所以使本次
  • 關(guān)鍵字: altera  電子設計  競賽  陜西  
共566條 35/38 |‹ « 29 30 31 32 33 34 35 36 37 38 »

altera介紹

Altera 的可編程解決方案幫助系統和半導體公司快速高效的實(shí)現創(chuàng )新,突出產(chǎn)品優(yōu)勢,贏(yíng)得市場(chǎng)競爭。 自二十年前發(fā)明世界上第一個(gè)可編程邏輯器件開(kāi)始,Altera 公司 (NASDAQ:ALTR) 秉承了創(chuàng )新的傳統,是世界上"可編程芯片系統" (SOPC) 解決方案倡導者。Altera 公司總部位于美國加州的圣何塞,并在全球的14個(gè)國家中擁有近2000名員工,其2005年度的年收入高達11.23億美 [ 查看詳細 ]

相關(guān)主題

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>