<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> altera

Altera發(fā)布適用于自動(dòng)化應用的工業(yè)安全數據套裝

  •   Altera公司今天發(fā)布適用于自動(dòng)化應用的工業(yè)安全數據套裝。此次發(fā)布是在德國紐倫堡嵌入式世界會(huì )展上進(jìn)行的。   與德國安全認證組織TÜV Rheinland合作,Altera推出了經(jīng)過(guò)預認證的開(kāi)發(fā)工具鏈,包括安全手冊和安全知識產(chǎn)權(IP)內核。Altera®解決方案縮短了安全非常重要的工業(yè)應用的開(kāi)發(fā)時(shí)間,降低了系統總成本,例如,伺服和逆變驅動(dòng)器、安全器件以及自動(dòng)控制器等。   新的歐洲機械規范定義了嚴格的安全新規章,工業(yè)自動(dòng)化設備生產(chǎn)商需要依據ISO 13849和IEC 6206
  • 關(guān)鍵字: Altera  IP內核  FPGA  

采用FPGA設計SDH光傳輸系統設備時(shí)鐘

  • SDH設備時(shí)鐘(SEC)是SDH光傳輸系統的重要組成部分,是SDH設備構建同步網(wǎng)的基礎,也是同步數字體系(SDH)可靠...
  • 關(guān)鍵字: FPGA  SDH  SEC  Altera  TSP8500  

Altera 40-nm Arria II GX FPGA轉入量產(chǎn)

  •   Altera公司今天宣布,開(kāi)始量產(chǎn)發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專(zhuān)門(mén)針對3-Gbps收發(fā)器應用,為用戶(hù)提供了低功耗、低成本和高性能FPGA解決方案。廣播、無(wú)線(xiàn)和固網(wǎng)市場(chǎng)等多種大批量應用目前廣泛采用了Arria II GX FPGA。   Arria II GX FPGA現在量產(chǎn)發(fā)售EP2AGX45和EP2AGX65,它們分別具有45K邏輯單元(LE)和65K LE。對于接入設備、遠程射頻前端、HD視頻攝像機和保密設備等低成本
  • 關(guān)鍵字: Altera  40納米  Arria  FPGA  

Altera Stratix IV FPGA繼續廣受全球媒體好評

  •   Altera公司今天宣布,40-nm Stratix® IV FPGA系列最近榮獲電子編輯媒體的多個(gè)獎項。Stratix IV系列因其在密度、性能和功耗上的優(yōu)勢,以及在前沿工藝技術(shù)上的領(lǐng)先地位獲得《電子技術(shù)應用》、中國電子報以及《VME和關(guān)鍵系統雜志》(VME and Critical Systems)的編輯的認可。Stratix IV FPGA器件自2008年12月開(kāi)始發(fā)售起,已有10家電子行業(yè)媒體授予它12項產(chǎn)品和技術(shù)獎。最新的獎項包括: 《電子技術(shù)應用》雜志授予Strati
  • 關(guān)鍵字: Altera  Stratix  FPGA  

臺積電年中將為Altera試產(chǎn)28nm制程FPGA芯片

  •   據業(yè)者透露,臺積電公司將于今年中期開(kāi)始為Altera公司生產(chǎn)28nm制程FPGA芯片產(chǎn)品。這種FPGA芯片將集成有28Gbps收發(fā)器,產(chǎn)品面向云計算,在線(xiàn)存儲以及移動(dòng)視頻等應用,Altera公司兩年前曾推出該系列產(chǎn)品的 40nm制程版本。臺積電還宣布其28nm制程將為全代制程(full node:即制程升級時(shí)需要對芯片電路進(jìn)行重新設計),而且年內其28nm制程還將具備可按客戶(hù)的需求制作出HKMG(High-K絕緣層+金屬柵極)或SiON(SiON絕緣層+硅柵極)這兩種不同柵極結構的能力.   臺積電
  • 關(guān)鍵字: 臺積電  28nm  FPGA  Altera  

Altera 發(fā)布28-nm FPGA技術(shù)創(chuàng )新

  •   Altera公司今天宣布了在即將推出的28nm FPGA中采用的創(chuàng )新技術(shù):嵌入式HardCopy®模塊、部分重新配置新方法以及嵌入式28-Gbps收發(fā)器,這些技術(shù)將極大的提高下一代Altera® FPGA的密度和I/O性能,并進(jìn)一步鞏固相對于A(yíng)SIC和ASSP的競爭優(yōu)勢。   快速增長(cháng)的寬帶應用如高清晰(HD)視頻、云計算、網(wǎng)絡(luò )數據存儲和移動(dòng)視頻等對基礎設備和最終用戶(hù)設備開(kāi)發(fā)人員提出了新挑戰。他們怎樣才能夠迅速提高系統帶寬,同時(shí)滿(mǎn)足嚴格的功耗和成本要求呢?Altera開(kāi)發(fā)了最新的創(chuàng )新
  • 關(guān)鍵字: Altera  28nm  FPGA  

聚焦2010電子產(chǎn)業(yè)10大機遇

  •   經(jīng)歷了09年初的低糜,IC產(chǎn)業(yè)正逐步從危機中復蘇,觀(guān)望其2010年的發(fā)展趨勢,可以說(shuō)是機遇與挑戰并存。本文將對于2010年電子產(chǎn)業(yè)市場(chǎng)的有利與不利因素分別敍述,供業(yè)界探討與分析。   10大機遇   1. IC行業(yè)的季節性需求好于預期。FBR分析師Craig Berger說(shuō):“亞洲芯片分銷(xiāo)商的最新訂單顯示,第4季度芯片銷(xiāo)售將環(huán)比下降4到8個(gè)百分點(diǎn),比起上個(gè)月我們調查得出的環(huán)比下降10個(gè)百分點(diǎn)情況更好,這是由11月份的工業(yè)、消費和智能手機芯片的強勁需求推動(dòng)的的出貨量下降4%-8%,跌幅較
  • 關(guān)鍵字: Altera  LED  IC  NAND  

Altera 推出其面向 Stratix IV FPGA 的最新開(kāi)發(fā)套件

  •   Altera 公司今天宣布推出其面向 Stratix?IV FPGA 的最新開(kāi)發(fā)套件。Stratix IV E FPGA 開(kāi)發(fā)套件具有業(yè)界最高密度、最高性能的 FPGA。該套件為用戶(hù)提供了全面的設計環(huán)境,其中包括迅速開(kāi)始其高密度原型產(chǎn)品設計所需的硬件和軟件。   Stratix IV E FPGA 開(kāi)發(fā)套件基于高性能、高密度的 Stratix IV EP4SE530 FPGA。該 FPGA 具有 530K 邏輯元件 (LE),比當前市場(chǎng)上同類(lèi)競爭產(chǎn)品的 FPGA 性能平均高 25%。S
  • 關(guān)鍵字: Altera  Stratix  FPGA   

Altera Stratix IVFPGA助推XDI dbX分析平臺

  •   Altera公司今天宣布,XtremeData有限公司下一代dbX系列數據庫平臺設計采用了高性能Stratix® IV FPGA,該系列專(zhuān)門(mén)用于對大型數據庫進(jìn)行全面分析和研究。   dbX是含有分析系統所有組件的全集成平臺,包括,存儲、計算、互聯(lián)網(wǎng)絡(luò )和數據庫引擎等。專(zhuān)利XtremeData計算模塊采用了含有Stratix IV FPGA的SQL-in-Silicon硬件加速器。具有在系統可編程能力的Stratix IV FPGA為定制處理引擎實(shí)現提供了通用平臺。   XtremeData在
  • 關(guān)鍵字: Altera  Stratix  FPGA  

Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案

  •   Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規范的知識產(chǎn)權 (IP) 內核。Altera 的串行 RapidIO IP 內核可支持多達四條通道,每條通道速率為 5.0 GBaud,從而滿(mǎn)足了無(wú)線(xiàn)市場(chǎng)日益增長(cháng)的帶寬和可靠性需求。該 IP 內核專(zhuān)門(mén)針對擁有多個(gè)嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化,并得到了Quartus® II 軟件 v9.1 的支持。   RapidIO 2.1 規范在許多應用中均可實(shí)
  • 關(guān)鍵字: Altera  RapidIO  FPGA  Quartus  

擴大嵌入式領(lǐng)域勢力范圍 FPGA廠(chǎng)商積極備戰

  •   隨著(zhù)經(jīng)濟情勢與市場(chǎng)環(huán)境的改變,歷經(jīng)長(cháng)足發(fā)展的可編程邏輯組件(PLD)正憑借著(zhù)成熟的技術(shù)將觸角深入量產(chǎn)型的消費及嵌入式市場(chǎng),并以更加經(jīng)濟的開(kāi)發(fā)成本持續搶占傳統ASIC/ASSP市場(chǎng).   "ASIC/ASSP的商業(yè)模式愈來(lái)愈難以為繼,"愛(ài)特(Actel)公司應用工程師陳冠志指出.巨額的芯片制造成本是首先面臨的關(guān)卡."300mm晶圓廠(chǎng)的成本以驚人的速度增長(cháng),在45nm節點(diǎn)約需30億美元;而到了32nm節點(diǎn),估計會(huì )達到100億美元."另一方面,全球市場(chǎng)的動(dòng)蕩情況,也
  • 關(guān)鍵字: Altera  FPGA  40nm  

首款串行 RapidIO 2.1 IP 解決方案(Altera)

  • Altera 公司 宣布推出業(yè)界首款支持 RapidIO® 2.1 規范的知識產(chǎn)權 (IP) 內核。Altera 的串行 RapidIO IP 內核可支持多達四條通道,每條通道速率為 5.0 GBaud,從而滿(mǎn)足了無(wú)線(xiàn)市場(chǎng)日益增長(cháng)的帶寬和可靠性需求。該
  • 關(guān)鍵字: RapidIO  Altera  2.1  IP    

FPGA的技術(shù)市場(chǎng)特點(diǎn)

  • 本文通過(guò)對FPGA行業(yè)主要的市場(chǎng)調查公司、供應商和第三方合作伙伴的訪(fǎng)問(wèn),力圖揭示FPGA近期的市場(chǎng)特點(diǎn)及發(fā)展態(tài)勢。
  • 關(guān)鍵字: Xilinx  FPGA  Altera  Actel  Lattice  Altium  Gartner  200911  

Altera公司今天宣布推出Quartus II軟件9.1

  •   Altera公司今天宣布推出Quartus® II軟件9.1——在CPLD、FPGA和HardCopy® ASIC設計方面,業(yè)界性能和效能最好的軟件。與以前的軟件版本相比,Quartus II軟件9.1新特性和增強功能將編譯時(shí)間縮短了20%,編譯時(shí)間比競爭高密度40-nm和65-nm設計仍然快2到3倍。軟件新特性是快速重新編譯,對于較小的設計改動(dòng),這一特性大大縮短了編譯時(shí)間,而且還支持Altera最新發(fā)布的Cyclone®IV FPGA。   Quar
  • 關(guān)鍵字: Altera  Quartus  CPLD  FPGA  HardCopy  

Altera今天發(fā)布Cyclone IV FPGA新系列

  •   Altera公司拓展其成功的Cyclone® FPGA系列并延續其收發(fā)器技術(shù)領(lǐng)先優(yōu)勢,于今天發(fā)布Cyclone IV FPGA新系列。在移動(dòng)視頻、語(yǔ)音和數據訪(fǎng)問(wèn)以及高質(zhì)量3D圖像對低成本帶寬需求的推動(dòng)下,Cyclone IV FPGA系列增加了對主流串行協(xié)議的支持,不但實(shí)現了低成本和低功耗,而且還提供豐富的邏輯、存儲器和DSP功能。   Cyclone IV FPGA系列有兩種型號。Cyclone IV GX器件具有150K邏輯單元(LE)、6.5-Mbit RAM、360個(gè)乘法器,以及
  • 關(guān)鍵字: Altera  FPGA  Cyclone  
共568條 26/38 |‹ « 24 25 26 27 28 29 30 31 32 33 » ›|

altera介紹

Altera 的可編程解決方案幫助系統和半導體公司快速高效的實(shí)現創(chuàng )新,突出產(chǎn)品優(yōu)勢,贏(yíng)得市場(chǎng)競爭。 自二十年前發(fā)明世界上第一個(gè)可編程邏輯器件開(kāi)始,Altera 公司 (NASDAQ:ALTR) 秉承了創(chuàng )新的傳統,是世界上"可編程芯片系統" (SOPC) 解決方案倡導者。Altera 公司總部位于美國加州的圣何塞,并在全球的14個(gè)國家中擁有近2000名員工,其2005年度的年收入高達11.23億美 [ 查看詳細 ]

相關(guān)主題

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>