EEPW首頁(yè) >>
主題列表 >>
adc
adc 文章 進(jìn)入adc技術(shù)社區
高速ADC設置共模輸入范圍
- 輸入共模電壓范圍(Vcm)對于包含了基帶采樣和高速ADC的通信接收機設計非常重要，尤其是采用直流耦合輸入、單電源供電的低壓電路。對于單電源供電電路，饋送到放大器和ADC的輸入信號應該偏置在Vcm范圍以?xún)鹊闹绷麟娖?，能夠消除放大器和ADC設計的一大屏障，因為不必在0V保持低失真和高線(xiàn)性度。 直接下變頻結構的無(wú)線(xiàn)通信接收機通常采用差分、直流耦合方式與ADC連接。這種電路包含一個(gè)零中頻(ZIF)結構，具有一個(gè)RF正交解調器和雙通道基帶ADC。ZIF電路省去了多級IF下變頻器和SAW濾波器，因而受到了普
- 關(guān)鍵字： ADC MAX1185
高速ADC電源設計方案
- 當今許多應用要求高速采樣模數轉換器(ADC)具有12位或以上的分辨率，以便用戶(hù)能夠進(jìn)行更精確的系統測量。遺憾的是，更高的分辨率也意味著(zhù)系統對噪聲更加敏感。系統分辨率每提高一位，例如從12位提高到13位，系統對噪聲的敏感度就會(huì )提高一倍。因此，對于A(yíng)DC設計，設計人員必須考慮一個(gè)常常被遺忘的噪聲源——系統電源。ADC是敏感器件，為了實(shí)現數據手冊所述的最佳額定性能，應當同等看待模擬、時(shí)鐘和電源等所有輸入端。噪聲來(lái)源眾多，形式多樣，噪聲輻射會(huì )影響性能。 當今電子業(yè)界的時(shí)髦概念是新
- 關(guān)鍵字： ADC PSRR
副邊變壓器端接提升高速ADC的增益平坦度
- 正確選擇輸入網(wǎng)絡(luò )元件對于高速ADC的驅動(dòng)和輸入網(wǎng)絡(luò )的平衡至關(guān)重要(參考應用筆記：“正確選擇輸入網(wǎng)絡(luò )，優(yōu)化高速ADC的動(dòng)態(tài)性能和增益平坦度”)。 在較高IF應用中，端接電阻的位置非常重要。交流耦合輸入信號可以在變壓器的原邊或副邊端接，具體取決于系統對高速ADC增益平坦度和動(dòng)態(tài)范圍的要求。寬帶變壓器是一個(gè)常用元件，能夠在較寬的頻率范圍內將單端信號轉換成差分信號，提供了一種快速、便捷的解決方案。 原邊端接 本文以MAX1124 (Maxim近期推出的250MHz、1
- 關(guān)鍵字： ADC 變壓器
減少高速ADC系統中的數字反饋
- 消除模數轉換鏈路中的數字反饋可能是一個(gè)挑戰。在把數字輸出與模擬信號鏈路及編碼時(shí)鐘隔離開(kāi)來(lái)的板級設計過(guò)程中，即使在極為謹慎的情況下，模數轉換器 (ADC) 輸出頻譜中也有可能觀(guān)察到某些數字反饋的現象，從而導致轉換器動(dòng)態(tài)范圍性能的下降。盡管良好的布局可以幫助減輕耦合回模擬輸入的數字噪聲的影響，但是這種辦法也許不足以消除數字反饋這個(gè)問(wèn)題。本文解釋了數字反饋，并討論了一種新的創(chuàng )新性 ADC，這種 ADC 內置了一些功能，在良好設計的布局也許不足以解決問(wèn)題的情況下，這些功能可用來(lái)克服數字反饋。 數字反饋
- 關(guān)鍵字： ADC 數字反饋
3GSps超高速ADC系統設計解決方案
- 包含千兆采樣率ADC的系統設計會(huì )遇到許多復雜情況。面臨的主要挑戰包括時(shí)鐘驅動(dòng)、模擬輸入級和高速數字接口。本文探討了如何才能克服這些挑戰，并給出了在千兆赫茲的速度下進(jìn)行系統優(yōu)化的方法。在討論中，時(shí)鐘設計、差分輸入驅動(dòng)器的設計、數字接口和布局考慮都是十分復雜的問(wèn)題。本文中的參考設計將采用ADC083000/B3000。 時(shí)鐘源是高速數據轉換系統中最重要的子電路之一。這是因為時(shí)鐘信號的定時(shí)精度會(huì )直接影響ADC的動(dòng)態(tài)性能。為了將這種影響最小化，ADC的時(shí)鐘源必須 具有很低的定時(shí)抖動(dòng)或相位噪聲。如果在選擇
- 關(guān)鍵字： ADC ADC083000
如何挑選一個(gè)高速ADC
- 高速ADC的性能特性對整個(gè)信號處理鏈路的設計影響巨大。系統設計師在考慮ADC對基帶影響的同時(shí)，還必須考慮對射頻(RF)和數字電路系統的影響。由于A(yíng)DC位于模擬和數字區域之間，評價(jià)和選擇的責任常常落在系統設計師身上，而系統設計師并不都是ADC專(zhuān)家。 還有一些重要因素用戶(hù)在最初選擇高性能ADC時(shí)常常忽視。他們可能要等到最初設計樣機將要完成時(shí)才能知道所有系統級結果，而此時(shí)已不太可能再選擇另外的ADC。 影響很多無(wú)線(xiàn)通信系統的重要因素之一就是低輸入信號電平時(shí)的失真度。大多數無(wú)線(xiàn)傳輸到達ADC的信號
- 關(guān)鍵字： ADC CMOS
一種用于高速ADC的采樣保持電源電路的設計
- 近年來(lái)，隨著(zhù)數字信號處理技術(shù)的迅猛發(fā)展，數字信號處理技術(shù)廣泛地應用于各個(gè)領(lǐng)域。因此對作為模擬和數字系統之間橋梁的模數轉換器(ADC)的性能也提出了越來(lái)越高的要求。低電壓高速ADC在許多的電子器件的應用中是一個(gè)關(guān)鍵部分。由于其他結構諸如兩步快閃結構或內插式結構都很難在高輸入頻率下提供低諧波失真，因此流水線(xiàn)結構在高速低功耗的ADC應用中也成為一個(gè)比較常用的結構。 作為流水線(xiàn)ADC前端的采樣保持電路是整個(gè)系統的關(guān)鍵模塊電路之一。設計一個(gè)性能優(yōu)異的采樣保持電路是避免采樣歪斜(timing skew)最直
- 關(guān)鍵字： ADC 采樣保持
PCB層級中時(shí)序交錯式超高速ADC解決方案
- 運用時(shí)序交錯式類(lèi)比數位轉換器(timeinterleavedADC)在每秒高達數十億次的同步取樣類(lèi)比訊號是一個(gè)技術(shù)上的挑戰，除此之外，對於混合訊號電路的設計也需要非常謹慎小心?；旧?，時(shí)序交錯的目標是利用轉換器數目與取樣頻率相乘而不影響解析度以及動(dòng)態(tài)的效能。 本文將探討運用時(shí)序交錯式類(lèi)比數位轉換器時(shí)所出現的技術(shù)挑戰，并對此提供實(shí)用的系統設計解決方案。本文也將說(shuō)明可以解決目前已知問(wèn)題的創(chuàng )新元件的特色及設計技術(shù)。同時(shí)利用快速傅立葉轉換(FFT)計算法算出7GSPS速率及兩個(gè)轉換器晶片在「交錯解決方案
- 關(guān)鍵字： PCB ADC
多片高速ADC和DAC在閉環(huán)系統中的關(guān)鍵作用
- 引言 在當今工業(yè)自動(dòng)化應用中，復雜的控制系統代替人工來(lái)操作不同的機器和過(guò)程。術(shù)語(yǔ)“自動(dòng)化”指其智能化足以制定正確的過(guò)程決策從而實(shí)現目標結果的系統。我們這里所說(shuō)的“系統”是指閉環(huán)控制系統。這些系統依賴(lài)于輸入至控制器的傳感器數據，提供反饋，控制器據此采取措施。這些措施就是控制器輸出的變化。通過(guò)確保高性能、高可靠性工業(yè)操作，閉環(huán)控制系統對于現代化工業(yè)4.0工廠(chǎng)的工業(yè)自動(dòng)化和效率至關(guān)重要。 本文討論閉環(huán)系統的關(guān)鍵要素，重點(diǎn)關(guān)注模/數轉換器(ADC)和
- 關(guān)鍵字： ADC DAC
ADI：增益規格為何如此不對稱(chēng)？
- 一些工程師在設計過(guò)程中經(jīng)常會(huì )發(fā)出疑問(wèn)“為什么ADC的額定最小和最大增益誤差相差如此之大?”在此將針對該問(wèn)題進(jìn)行深入探討并給予解答。 為特定應用選擇高速ADC時(shí)，增益一般不是關(guān)鍵規格。在設計階段會(huì )更重視噪聲、失真、功耗和價(jià)格。但這些年來(lái)，我們了解到，一旦ADC和信號鏈中的所有其他器件得以明確，某些幸運的工程師會(huì )計算復合信號鏈的增益，判斷它會(huì )如何影響系統。ADC通常不是總偏差的主要貢獻者，但某些器件要比其他器件更糟糕。 增益誤差指實(shí)測滿(mǎn)量程與理想滿(mǎn)量程之差，通常用滿(mǎn)量程
- 關(guān)鍵字： ADI ADC
千兆采樣ADC確保直接RF變頻
- 隨著(zhù)模數轉換器(ADC)的設計與架構繼續采用尺寸更小的過(guò)程節點(diǎn)，一種新的千兆赫ADC產(chǎn)品應運而生。能以千兆赫速率或更高速率進(jìn)行直接RF采樣且不產(chǎn)生交織偽像的ADC為通信系統、儀器儀表和雷達應用的直接RF數字化帶來(lái)了全新的系統解決方案。 最先進(jìn)的寬帶ADC技術(shù)可以實(shí)現直接RF采樣。就在不久前，唯一可運行在GSPS (Gsample/s)下的單芯片ADC架構是分辨率為6位或8位的Flash轉換器。這些器件能耗極高，且通常無(wú)法提供超過(guò)7位的有效位數(ENOB)，這是由于Flash架構的幾何尺寸與功耗限
- 關(guān)鍵字： ADC RF 轉換器 LVDS FPGA
雙通道時(shí)間交替模數轉換器增益和時(shí)序誤差的實(shí)時(shí)校準
- 1 雙通道TIADC中的失配誤差 一種使ADC速度加倍的有效方法是將兩個(gè)ADC并行設置，采樣時(shí)鐘反相操作。子ADC系統傳遞函數之間不可避免的微小失配會(huì )導致雜散諧波(tones)，能夠顯著(zhù)降低可實(shí)現的動(dòng)態(tài)范圍。在這種ADC中有四種類(lèi)型的誤差： 1. DC 偏置誤差; 2. 靜態(tài)增益誤差; 3. 時(shí)序誤差; 4. 帶寬誤差。 在實(shí)際應用中，DC偏置誤差很簡(jiǎn)單，可通過(guò)數字校準來(lái)處理。帶寬誤差最難應對，通常是通過(guò)精心的設計和布局來(lái)使誤差減小。在本文中，我們將重點(diǎn)討論增益和時(shí)
- 關(guān)鍵字： ADC 校準信號 轉換器 LMS LTE
三相高速數據收集方案支持智能化更高的電網(wǎng)管理
- 1 三相電功率測量基礎知識 三相電力系統承載頻率相同的三相交流電(AC)，各相之間彼此相位差120°。圖1所示為三相電壓波形，圖2所示為配置為4線(xiàn)Y型或星型連接的三個(gè)單相。3線(xiàn)Y型連接與沒(méi)有零線(xiàn)的4線(xiàn)連接完全相同。零線(xiàn)(圖2中黑色線(xiàn))連接至Y型配置系統的中心點(diǎn)，供不平衡負載使用。如果負載恰好平衡，意味著(zhù)各相電流相同，相電流彼此抵消，零線(xiàn)中沒(méi)有電流。所以，3線(xiàn)連接常用于平衡負載。顯而易見(jiàn)，線(xiàn)越少、消耗的銅纜就越少，系統成本越低、也更經(jīng)濟。 功率是負載上電壓和電流的乘積。功率計包括
- 關(guān)鍵字： Petaluma ADC 電流表 智能電網(wǎng) FFT
adc介紹
英文縮寫(xiě): ADC (Analog to Digital Converter)
中文譯名: 模數變換器
分 類(lèi): IP與多媒體
解 釋: 將連續變量的模擬信號轉換為離散的數字信號的器件。 [ 查看詳細 ]
adc電路
adc相關(guān)帖子
adc資料下載
adc專(zhuān)欄文章
相關(guān)主題
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473