EEPW首頁(yè) >>
主題列表 >>
信號完整性
信號完整性 文章 進(jìn)入信號完整性技術(shù)社區
用串行RapidIO交換處理高速電路板設計的信號完整性
- 信號完整性(SI)問(wèn)題正成為數字硬件設計人員越來(lái)越關(guān)注的問(wèn)題。由于無(wú)線(xiàn)基站、無(wú)線(xiàn)網(wǎng)絡(luò )控制器、有線(xiàn)網(wǎng)絡(luò )基礎架構及軍用航空電子系統中數據速率帶寬增加，電路板的設計變得日益復雜。
目前，芯片間高速串行鏈接已經(jīng)獲得廣泛應用，以提高整體吞吐性能。處理器、FPGA及數字信號處理器可相互傳輸大量數據。此外，該數據可能必須從電路板發(fā)出，通過(guò)背板傳輸至交換卡，而交換卡可將數據發(fā)送至機箱內的其他卡或“系統”內的其他地方。支持RapidIO的交換可實(shí)現這些不同組件之間的互連，并廣泛用于滿(mǎn)足這些應用的實(shí)時(shí) - 關(guān)鍵字： RapidIO 串行 高速電路板 信號完整性
高速數字電路的設計與仿真
- 摘要：介紹了專(zhuān)用于高速數字電路的仿真工具Hyperlynx，并使用它對高速數字電路中的阻抗匹配、傳輸線(xiàn)長(cháng)度與串擾問(wèn)題進(jìn)行布線(xiàn)前的模型建立和仿真，通過(guò)仿真結果分析給出了相應解決辦法，尤其在傳輸線(xiàn)長(cháng)度上提供了LVDS電路的解決辦法。通過(guò)軟件平臺對電路參數的設置進(jìn)行比較與分析，給出了高速數字電路設計的指導性結論。 關(guān)鍵詞：信號完整性；高速電路；PCB；Hyperlynx，IBIS 高速數字系統設計成功的關(guān)鍵在于保持信號的完整，而影響信號完整性(即信號質(zhì)量)的因素主
- 關(guān)鍵字： 設計 仿真 Hyperlynx 信號完整性 高速電路 PCB IC電路板測試 PCB
高速電路設計/信號完整性的一些基本概念
- 1.信號完整性（Signal Integrity）：就是指電路系統中信號的質(zhì)量,如果在要求的時(shí)間內,信號能不失真地從源端傳送到接收端,我們就稱(chēng)該信號是完整的。2.傳輸線(xiàn)（Transmission Line）：由兩個(gè)具有一定長(cháng)度的導體組成回路的連接線(xiàn),我們稱(chēng)之為傳輸線(xiàn),有時(shí)也被稱(chēng)為延遲線(xiàn)。3.集總電路（Lumped circuit）：在一般的電路分析中,電路的所有參數,如阻抗、容抗、感抗都集中于空間的各個(gè)點(diǎn)上,各個(gè)元件上,各點(diǎn)之間的信號是瞬間傳遞的,這種理想化的電路模型稱(chēng)為集總電路。4.分布式系統(Dist
- 關(guān)鍵字： 高速電路設計 信號完整性
高速電路設計信號完整性的一些基本概念
- 1.信號完整性（Signal Integrity）：就是指電路系統中信號的質(zhì)量，如果在要求的時(shí) 間內，信號能不失真地從源端傳送到接收端，我們就稱(chēng)該信號是完整的。 2.傳輸線(xiàn)（Transmission Line）：由兩個(gè)具有一定長(cháng)度的導體組成回路的連接線(xiàn)，我們 稱(chēng)之為傳輸線(xiàn)，有時(shí)也被稱(chēng)為延遲線(xiàn)。 3.集總電路（Lumped circuit）：在一般的電路分析中，電路的所有參數，如阻抗、容 抗、感抗都集中于空間的各個(gè)點(diǎn)上，各個(gè)元件上，各點(diǎn)之間的信號是瞬間傳遞的，這種 理想化的電路模型稱(chēng)
- 關(guān)鍵字： 高速電路設計 信號完整性
信號完整性仿真工具介紹
- 關(guān)于A(yíng)nsoft公司的仿真工具 Ansoft公司的高速PCB板的信號完整性仿真專(zhuān)題?，F在的高速電路設計已經(jīng)達到GHz的水平，高速PCB設計要求從三維設計理論出發(fā)對過(guò)孔、封裝和布線(xiàn)進(jìn)行綜合設計來(lái)解決信號完整性問(wèn)題。高速PCB設計要求中國工程師必須具備電磁場(chǎng)的理論基礎，必須懂得利用麥克斯韋爾方程來(lái)分析PCB設計過(guò)程中遇到的電磁場(chǎng)問(wèn)題。目前，Ansoft公司的仿真工具能夠從三維場(chǎng)求解的角度出發(fā)，對PCB設計的信號完整性問(wèn)題進(jìn)行動(dòng)態(tài)仿真。 Cadence的工具采用Sun的電源層分析模塊 Cadence
- 關(guān)鍵字： 信號 信號完整性
信號完整性分析的重要性
- 今非昔比 隨著(zhù)電子、通信技術(shù)的飛速發(fā)展，高速系統設計（HSSD）在以下幾個(gè)主要方面的挑戰越來(lái)越突出，且與以往絕然不同： ——集成規模越來(lái)越大，I/O數越來(lái)越多，單板互連密度不斷加大； ——時(shí)鐘速率越來(lái)越高，信號邊緣速率越來(lái)越快，導致系統和單板信號完整性（SI）問(wèn)題更加突出； ——產(chǎn)品研發(fā)以及推向市場(chǎng)的時(shí)間不斷減少，一次性設計的成功顯得非常重要； 以上種種，導致高速電路中的信號完整性問(wèn)題變得越來(lái)越突出。反射、串擾、傳輸時(shí)延、地/電層噪聲等，可以嚴重影響設計的功能正確性。若在電路板設計時(shí)不考慮其影響
- 關(guān)鍵字： 信號 信號完整性
信號完整性（Singnal Integrity）術(shù)語(yǔ)
- 1、什么是信號完整性（Singnal Integrity）？信號完整性（Singnal Integrity）是指一個(gè)信號在電路中產(chǎn)生正確的相應的能力。信號具有良好的信號完整性（Singnal Integrity）是指當在需要的時(shí)候，具有所必須達到的電壓電平數值。主要的信號完整性問(wèn)題包括反射、振蕩、地彈、串擾等。常見(jiàn)信號完整性問(wèn)題及解決方法： 問(wèn)題 可能原因 解決方法 其他解決方法 過(guò)大的上沖 終端阻抗不匹配 終端端接 使用上升時(shí)間緩慢的驅動(dòng)源 直流電壓電平不好 線(xiàn)上負載過(guò)大 以交流負載替換直流負載 在接收
- 關(guān)鍵字： 信號完整性
MCM高速電路布局布線(xiàn)設計的信號完整性分析
- 摘 要：隨著(zhù)封裝密度的增加和工作頻率的提高，MCM電路設計中的信號完整性問(wèn)題已不容忽視。本文以檢測器電路為例，首先利用APD軟件實(shí)現電路的布局布線(xiàn)設計，然后結合信號完整性分析，對電路布局布線(xiàn)結構進(jìn)行反復調整，最后的Spectra Quest軟件仿真結果表明，改進(jìn)后的電路布局布線(xiàn)滿(mǎn)足信號完整性要求，同時(shí)保持較高的仿真精度。關(guān)鍵詞：多芯片組件；布局布線(xiàn)；信號完整性；反射；延時(shí)隨著(zhù)集成電路工藝技術(shù)的發(fā)展，多芯片組件工作速度越來(lái)越高，高速信號的處理已成為MCM電路設計能否成功的
- 關(guān)鍵字： 布局布線(xiàn) 多芯片組件 反射 信號完整性 延時(shí)
基于DSP的列車(chē)應變力測試系統設計
- 摘 要：本文介紹了基于TMS320VC33 DSP芯片的應變力測試系統的設計，給出了結構原理框圖，并圍繞DSP設計了測試系統的中斷、復位子系統、存儲子系統和通信子系統。同時(shí)還對測試系統進(jìn)行了信號完整性分析。關(guān)鍵詞：測試系統；DSP；應變力；信號完整性車(chē)輪與軌道間的作用力是評價(jià)車(chē)輛運行品質(zhì)的重要因素，能否準確及時(shí)地獲取輪軌間的作用力直接影響著(zhù)車(chē)輛脫軌系數等參數的計算。應變力測試系統是設計列車(chē)運行狀態(tài)地面安全監測平臺的關(guān)鍵環(huán)節，本文用DSP芯片開(kāi)發(fā)的測試系統正是針對這一需要
- 關(guān)鍵字： DSP 測試系統 信號完整性 應變力
運用SPECCTRAQuest實(shí)現高速圖像處理電路設計
- 電子設計應用2004年第9期摘 要：本文介紹了以TMS320C6701為核心的高速處理電路的PCB設計。通過(guò)利用Cadence的SPECCTRAQuest軟件對關(guān)鍵信號進(jìn)行仿真，確定了其拓撲結構，保證了信號的完整性，同時(shí)縮短了產(chǎn)品的開(kāi)發(fā)周期，減少了開(kāi)發(fā)成本。關(guān)鍵詞：SPECCTRAQuest；信號仿真；信號完整性；TMS320C6701引言隨著(zhù)半導體工藝的迅猛發(fā)展，高速電路設計成為設計電路時(shí)必須要解決的問(wèn)題。而高速設計所面臨的信號完整性問(wèn)題(包括信號過(guò)沖和下沖，信號振鈴
- 關(guān)鍵字： SPECCTRAQuest TMS320C6701 信號仿真 信號完整性
信號完整性介紹
信號完整性
信號完整性是指信號在傳輸路徑上的質(zhì)量，傳輸路徑可以是普通的金屬線(xiàn)，可以是光學(xué)器件，也可以是其他媒質(zhì)。信號具有良好的信號完整性是指當在需要的時(shí)候，具有所必需達到的電壓電平數值。差的信號完整性不是由某一單一因素導致的，而是板級設計中多種因素共同引起的。
中文名信號完整性
實(shí) 質(zhì)指信號在傳輸路徑上的質(zhì)量
多種因素差的信號完整性
包 括數字示波器、 [ 查看詳細 ]
信號完整性相關(guān)帖子
信號完整性資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473