<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >>  altera

Altera關(guān)于SoC FPGA方案的問(wèn)答

  • Q1:驅動(dòng)FPGA朝向SoC FPGA或可編程SoC發(fā)展的主要因素為何?此一發(fā)展所面臨的技術(shù)與市場(chǎng)挑戰為何?又該如何因應或解決?
  • 關(guān)鍵字: Altera  FPGA  嵌入式  

滿(mǎn)足28 nm迫切的低功耗需求

  • 降低電子產(chǎn)品的功耗是很現實(shí)的問(wèn)題;在這種越來(lái)越強的能源意識以及迫切需要降低功耗的環(huán)境下,很多產(chǎn)品開(kāi)發(fā)人員和生產(chǎn)商都制定了發(fā)展戰略來(lái)贏(yíng)得競爭優(yōu)勢。降低功耗為設計人員和最終用戶(hù)帶來(lái)了以下優(yōu)勢:
  • 關(guān)鍵字: Altera  FPGA  

電源、時(shí)鐘和復位電路圖(Altera FPGA開(kāi)發(fā)板)

  • 電源、時(shí)鐘和復位電路圖(Altera FPGA開(kāi)發(fā)板)如圖所示:


    圖 電源、時(shí)鐘和復位電路圖(Altera FPGA開(kāi)發(fā)板)



    圖 時(shí)鐘電路圖(Altera FPGA開(kāi)發(fā)板)

    圖 復位電路圖(Altera FPGA開(kāi)發(fā)板)
  • 關(guān)鍵字: FPGA  開(kāi)發(fā)  Altera  電路圖  時(shí)鐘  復位  電源  

Altera發(fā)售業(yè)界最快、具有背板功能收發(fā)器的Stratix V FPGA

  •         2012年8月1號,北京——Altera公司(Nasdaq: ALTR)今天宣布,開(kāi)始批量發(fā)售FPGA業(yè)界性能最好、具有背板功能的收發(fā)器。Altera的Stratix® V FPGA是業(yè)界唯一能夠提供14.1 Gbps收發(fā)器帶寬的FPGA,也是唯一支持最新一代光纖通道協(xié)議(16GFC)的FPGA。背板、交換機、數據中心、云計算應用、測試測量系統以及存儲區域網(wǎng)的開(kāi)發(fā)人員采用Altera最新一
  • 關(guān)鍵字: Altera  FPGA  

FPGA走向硅片融合時(shí)代

  •   對FPGA這種特殊芯片產(chǎn)品的認識開(kāi)始于10年前對Altera公司的認識。Altera公司獨特的嚴謹氣質(zhì)與FPGA這種芯片非常契合。多年來(lái)跟蹤報道Altera在FPGA技術(shù)上的不斷創(chuàng )新,加之后來(lái)有機會(huì )結識賽靈思公司,兩家業(yè)內翹楚的針?shù)h相對與惺惺相惜,使我對FPGA整個(gè)體系架構的演進(jìn)過(guò)程有了比較全面的理解。前段時(shí)間,有機會(huì )與Altera公司CTO、資深副總裁Misha Burich先生交流FPGA業(yè)界發(fā)展趨勢,使得自己對FPGA技術(shù)發(fā)展的理解愈加清晰和深刻。   FPGA體系架構演進(jìn)   FPGA興起
  • 關(guān)鍵字: Altera  FPGA  

Altera推出最新IP內核產(chǎn)品

  • Altera公司(NASDAQ: ALTR)日前宣布,推出40-Gbps以太網(wǎng)(40GbE)和100-Gbps以太網(wǎng)(100GbE)知識產(chǎn)權(IP)內核產(chǎn)品。這些內核能夠高效的構建需要大吞吐量標準以太網(wǎng)連接的系統,包括,芯片至光模塊、芯片至芯片以及背板應用等。
  • 關(guān)鍵字: Altera  FPGA  

Altera FPGA設計安全工業(yè)芯片系統的驗證方法

  • 工業(yè)自動(dòng)化、物流以及智能電網(wǎng)等很多工業(yè)領(lǐng)域都要求機械設備和產(chǎn)品具有安全性,經(jīng)過(guò)了功能安全認證。當開(kāi)發(fā)必...
  • 關(guān)鍵字: Altera  

德州儀器與Altera聯(lián)合推出適用于A(yíng)rria V FPGA的完整開(kāi)發(fā)套件

  • 日前,德州儀器 (TI) (NASDAQ: TXN)與 Altera Corporation(NASDAQ:ALTR)在國際微波技術(shù)研討會(huì ) (the International Microwave Symposium) 上聯(lián)合推出基于 Altera 28 納米 Arria? V FPGA 的完整 RF 開(kāi)發(fā)套件,簡(jiǎn)化 RF 系統原型設計。該模塊化 Arria V FPGA RF 開(kāi)發(fā)套件包含 RF 發(fā)射、接收和數字預失真反饋所需的全部軟硬件,可將設計和確認無(wú)線(xiàn)基站、遠程無(wú)線(xiàn)電頭端以及軍事無(wú)線(xiàn)電情報設備等
  • 關(guān)鍵字: TI  Altera  FPGA  

德州儀器推出Arria? V FPGA 的完整 RF 開(kāi)發(fā)套件

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: TI  Altera  Arria?VFPGA  RF開(kāi)發(fā)套件  

FPGA進(jìn)入硅片融合時(shí)代

  • FPGA在經(jīng)過(guò)了從上世紀90年代到2000年的快速發(fā)展、隨后短期的泡沫破裂、以及近幾年的平穩增長(cháng)的發(fā)展階段,未來(lái)將會(huì )邁入硅片融合時(shí)代。
  • 關(guān)鍵字: Altera  FPGA  201206  

Altera發(fā)布最新版Quartus II開(kāi)發(fā)軟件

  • Altera公司(Nasdaq: ALTR)日前發(fā)布業(yè)界成熟可靠的最新版Quartus? II開(kāi)發(fā)軟件——對于FPGA設計,性能和效能在業(yè)界首屈一指的軟件。Quartus II軟件12.0版進(jìn)一步提高了用戶(hù)的效能和性能優(yōu)勢,例如,對于高性能28-nm設計,編譯時(shí)間縮短了4倍。其他更新包括擴展28-nm器件支持,初次支持Altera SoC FPGA,增強Qsys系統集成和DSP Builder工具,以及經(jīng)過(guò)改進(jìn)的知識產(chǎn)權(IP)內核等。
  • 關(guān)鍵字: Altera  FPGA  Quartus  

FPGA進(jìn)入硅片融合時(shí)代

  •          FPGA在經(jīng)過(guò)了從上世紀90年代到2000年的快速發(fā)展、隨后短期的泡沫破裂、以及近幾年的平穩增長(cháng)的發(fā)展階段,未來(lái)會(huì )邁入硅片融合時(shí)代。   Altera公司資深副總裁兼首席技術(shù)官Misha Burich         下面這張圖能夠很直觀(guān)的表示FPGA的演進(jìn)過(guò)程,結構越來(lái)越復雜,功能越來(lái)越強大,應用越來(lái)越廣泛。 F
  • 關(guān)鍵字: Altera  FPGA  硅片融合  

Altera任命Bradley Howe為研發(fā)資深副總裁

  • Altera公司(NASDAQ: ALTR)日前宣布,從事通信行業(yè)18年的資深人士Scott Bibaud加入公司,成為通信和廣播業(yè)務(wù)部的資深副總裁兼總經(jīng)理。在這一領(lǐng)導崗位上,Bibaud主要負責監管全球通信和廣播行業(yè)系統解決方案開(kāi)發(fā)和市場(chǎng)。他直接向Altera總裁、CEO兼董事會(huì )主席John Daane負責。
  • 關(guān)鍵字: Altera  IC設計  

Altera發(fā)布了基于FPGA的視頻分析解決方案

  • 進(jìn)一步延續其在基于FPGA的視頻監控解決方案上的領(lǐng)先優(yōu)勢,Altera公司 (NASDAQ: ALTR)日前發(fā)布了面向監控系統數字視頻錄像機(DVR)和網(wǎng)絡(luò )視頻錄像機(NVR)的四通道標準清晰度(SD)視頻分析解決方案。與Eutecus公司聯(lián)合開(kāi)發(fā),Altera最新的視頻分析解決方案支持用戶(hù)使用一片FPGA同時(shí)分析四路D1 480p/30fps (每秒幀數)視頻通道。用戶(hù)可以在現有SD監控投入上迅速高效的增加功能,不需要購買(mǎi)集成了分析功能的新攝像機。
  • 關(guān)鍵字: Altera  FPGA  

Altera的FPGA OpenCL計劃大幅度縮短客戶(hù)開(kāi)發(fā)時(shí)間

  • Altera公司(Nasdaq: ALTR)日前宣布,goHDR作為FPGA OpenCL計劃的早期試用客戶(hù),通過(guò)Altera的FPGA OpenCL計劃,大幅度縮短了開(kāi)發(fā)時(shí)間,顯著(zhù)提高了性能。與Altera密切合作,goHDR將其專(zhuān)用C代碼導入到OpenCL標準中,不到一星期的時(shí)間便在FPGA中實(shí)現了這些代碼——使用傳統的HDL流程,這一過(guò)程一般需要3到6個(gè)月的時(shí)間。
  • 關(guān)鍵字: Altera  FPGA  
共576條 20/39 |‹ « 18 19 20 21 22 23 24 25 26 27 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>