<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >>  altera

Altera 推出其面向 Stratix IV FPGA 的最新開(kāi)發(fā)套件

  •   Altera 公司今天宣布推出其面向 Stratix?IV FPGA 的最新開(kāi)發(fā)套件。Stratix IV E FPGA 開(kāi)發(fā)套件具有業(yè)界最高密度、最高性能的 FPGA。該套件為用戶(hù)提供了全面的設計環(huán)境,其中包括迅速開(kāi)始其高密度原型產(chǎn)品設計所需的硬件和軟件。   Stratix IV E FPGA 開(kāi)發(fā)套件基于高性能、高密度的 Stratix IV EP4SE530 FPGA。該 FPGA 具有 530K 邏輯元件 (LE),比當前市場(chǎng)上同類(lèi)競爭產(chǎn)品的 FPGA 性能平均高 25%。S
  • 關(guān)鍵字: Altera  Stratix  FPGA   

Altera Stratix IVFPGA助推XDI dbX分析平臺

  •   Altera公司今天宣布,XtremeData有限公司下一代dbX系列數據庫平臺設計采用了高性能Stratix® IV FPGA,該系列專(zhuān)門(mén)用于對大型數據庫進(jìn)行全面分析和研究。   dbX是含有分析系統所有組件的全集成平臺,包括,存儲、計算、互聯(lián)網(wǎng)絡(luò )和數據庫引擎等。專(zhuān)利XtremeData計算模塊采用了含有Stratix IV FPGA的SQL-in-Silicon硬件加速器。具有在系統可編程能力的Stratix IV FPGA為定制處理引擎實(shí)現提供了通用平臺。   XtremeData在
  • 關(guān)鍵字: Altera  Stratix  FPGA  

Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案

  •   Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規范的知識產(chǎn)權 (IP) 內核。Altera 的串行 RapidIO IP 內核可支持多達四條通道,每條通道速率為 5.0 GBaud,從而滿(mǎn)足了無(wú)線(xiàn)市場(chǎng)日益增長(cháng)的帶寬和可靠性需求。該 IP 內核專(zhuān)門(mén)針對擁有多個(gè)嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化,并得到了Quartus® II 軟件 v9.1 的支持。   RapidIO 2.1 規范在許多應用中均可實(shí)
  • 關(guān)鍵字: Altera  RapidIO  FPGA  Quartus  

擴大嵌入式領(lǐng)域勢力范圍 FPGA廠(chǎng)商積極備戰

  •   隨著(zhù)經(jīng)濟情勢與市場(chǎng)環(huán)境的改變,歷經(jīng)長(cháng)足發(fā)展的可編程邏輯組件(PLD)正憑借著(zhù)成熟的技術(shù)將觸角深入量產(chǎn)型的消費及嵌入式市場(chǎng),并以更加經(jīng)濟的開(kāi)發(fā)成本持續搶占傳統ASIC/ASSP市場(chǎng).   "ASIC/ASSP的商業(yè)模式愈來(lái)愈難以為繼,"愛(ài)特(Actel)公司應用工程師陳冠志指出.巨額的芯片制造成本是首先面臨的關(guān)卡."300mm晶圓廠(chǎng)的成本以驚人的速度增長(cháng),在45nm節點(diǎn)約需30億美元;而到了32nm節點(diǎn),估計會(huì )達到100億美元."另一方面,全球市場(chǎng)的動(dòng)蕩情況,也
  • 關(guān)鍵字: Altera  FPGA  40nm  

首款串行 RapidIO 2.1 IP 解決方案(Altera)

  • Altera 公司 宣布推出業(yè)界首款支持 RapidIO® 2.1 規范的知識產(chǎn)權 (IP) 內核。Altera 的串行 RapidIO IP 內核可支持多達四條通道,每條通道速率為 5.0 GBaud,從而滿(mǎn)足了無(wú)線(xiàn)市場(chǎng)日益增長(cháng)的帶寬和可靠性需求。該
  • 關(guān)鍵字: RapidIO  Altera  2.1  IP    

FPGA的技術(shù)市場(chǎng)特點(diǎn)

  • 本文通過(guò)對FPGA行業(yè)主要的市場(chǎng)調查公司、供應商和第三方合作伙伴的訪(fǎng)問(wèn),力圖揭示FPGA近期的市場(chǎng)特點(diǎn)及發(fā)展態(tài)勢。
  • 關(guān)鍵字: Xilinx  FPGA  Altera  Actel  Lattice  Altium  Gartner  200911  

Altera公司今天宣布推出Quartus II軟件9.1

  •   Altera公司今天宣布推出Quartus® II軟件9.1——在CPLD、FPGA和HardCopy® ASIC設計方面,業(yè)界性能和效能最好的軟件。與以前的軟件版本相比,Quartus II軟件9.1新特性和增強功能將編譯時(shí)間縮短了20%,編譯時(shí)間比競爭高密度40-nm和65-nm設計仍然快2到3倍。軟件新特性是快速重新編譯,對于較小的設計改動(dòng),這一特性大大縮短了編譯時(shí)間,而且還支持Altera最新發(fā)布的Cyclone®IV FPGA。   Quar
  • 關(guān)鍵字: Altera  Quartus  CPLD  FPGA  HardCopy  

Altera今天發(fā)布Cyclone IV FPGA新系列

  •   Altera公司拓展其成功的Cyclone® FPGA系列并延續其收發(fā)器技術(shù)領(lǐng)先優(yōu)勢,于今天發(fā)布Cyclone IV FPGA新系列。在移動(dòng)視頻、語(yǔ)音和數據訪(fǎng)問(wèn)以及高質(zhì)量3D圖像對低成本帶寬需求的推動(dòng)下,Cyclone IV FPGA系列增加了對主流串行協(xié)議的支持,不但實(shí)現了低成本和低功耗,而且還提供豐富的邏輯、存儲器和DSP功能。   Cyclone IV FPGA系列有兩種型號。Cyclone IV GX器件具有150K邏輯單元(LE)、6.5-Mbit RAM、360個(gè)乘法器,以及
  • 關(guān)鍵字: Altera  FPGA  Cyclone  

Altera開(kāi)始發(fā)售首款集成11.3-Gbps收發(fā)器的FPGA

  •   Altera公司 今天宣布,開(kāi)始量產(chǎn)發(fā)售Stratix® IV GT EP4S100G2 FPGA,這是業(yè)界首款集成了11.3-Gbps收發(fā)器的FPGA。Stratix IV GT FPGA是目前唯一滿(mǎn)足100G以太網(wǎng)(GbE)和100G光傳送網(wǎng)(OTN)下一代成幀器、MAC、橋接和交換應用高速帶寬需求的單芯片器件。通信系統設計人員利用Altera成熟可靠的高密度、高性能100G解決方案開(kāi)發(fā)100G系統,相對于A(yíng)SIC、ASSP和目前其他的FPGA技術(shù),不但縮短了產(chǎn)品面市時(shí)間,而且還降低了風(fēng)險
  • 關(guān)鍵字: Altera  Stratix  FPGA  

Arria II GX器件榮獲嵌入式系統編輯推薦獎評選“最佳FPGA產(chǎn)品獎”

  •   Altera公司今天宣布,近日在北京清華大學(xué)舉辦的高校電子論壇上, Arria® II GX FPGA獲得由《電子產(chǎn)品世界》(EEPW)雜志頒發(fā)的嵌入式系統編輯推薦獎評選“最佳FPGA獎”。   EEPW編輯團隊以及行業(yè)專(zhuān)家和工程師組成了評委會(huì )進(jìn)行評選,同時(shí)通過(guò)網(wǎng)絡(luò )投票選出該獎項,二者比例分別為49%和51%。評委會(huì )一致同意推薦Arria II GX FPGA,在EEPW網(wǎng)站的投票中,該系列也是高票當選。   EEPW執行總編王瑩評論說(shuō):“Arria I
  • 關(guān)鍵字: Altera  Arria  FPGA  

Altera開(kāi)始提供Cyclone III LS FPGA開(kāi)發(fā)套件

  •   Altera公司今天宣布,開(kāi)始提供Cyclone® III LS FPGA開(kāi)發(fā)套件。利用該套件提供的硬件和軟件解決方案,用戶(hù)可以進(jìn)行Altera Cyclone III LS FPGA原型開(kāi)發(fā),測試設計。這是功耗最低的FPGA,200K邏輯單元(LE)的靜態(tài)功耗不到0.25W。在安全問(wèn)題非常重要的很多工業(yè)應用中,用戶(hù)可以使用Cyclone III LS FPGA的冗余和信息安全功能。   Cyclone III LS FPGA開(kāi)發(fā)套件利用了器件精選的安全功能。套件中的防篡改設計實(shí)例利用外
  • 關(guān)鍵字: Altera  Cyclone  FPGA  開(kāi)發(fā)套件  

2009年10月20日,Altera Cyclone III LS FPGA開(kāi)發(fā)套件確保設計安全

  •   Altera公司 (NASDAQ:ALTR)今天宣布,開(kāi)始提供 Cyclone® III LS FPGA開(kāi)發(fā)套件 。利用該套件提供的硬件和軟件解決方案,用戶(hù)可以進(jìn)行Altera Cyclone III LS FPGA 原型開(kāi)發(fā),測試設計。這是功耗最低的FPGA,200K邏輯單元(LE)的靜態(tài)功耗不到0.25W。在安全問(wèn)題非常重要的很多 工業(yè) 應用中,用戶(hù)可以使用Cyclone III LS FPGA的冗余和信息安全功能。   Cyclone III LS FPGA開(kāi)發(fā)套件利用了器件精選的安全
  • 關(guān)鍵字: Altera  FPGA  Cyclone  

Altera增強MAX II系列,進(jìn)一步拓展其CPLD應用

  •   Altera公司今天宣布,提供工業(yè)級溫度范圍以及功耗更低的MAX IIZ器件,從而進(jìn)一步增強了MAX II® CPLD系列。MAX IIZ CPLD完美的結合了邏輯密度、I/O和小外形封裝,靜態(tài)功耗降低了55%,非常適合低成本和低功耗應用。這些新功能拓展了MAX IIZ CPLD的市場(chǎng)應用,例如工業(yè)、計算機和辦公自動(dòng)化、醫療和消費類(lèi)等領(lǐng)域。   Altera公司器件產(chǎn)品市場(chǎng)資深總監Luanne Schirrmeister評論說(shuō):“Altera第一次在市場(chǎng)上推出MAX IIZ CP
  • 關(guān)鍵字: Altera  CPLD  MAX IIZ  

Altera 40-nm Stratix IV GX FPGA開(kāi)始量產(chǎn)

  •   Altera公司今天宣布,開(kāi)始批量發(fā)售40-nm Stratix® IV GX EP4SGX230 FPGA。Stratix IV器件于2008年年底發(fā)售,是當時(shí)業(yè)界第一款40-nm FPGA,作為唯一能夠量產(chǎn)的40-nm FPGA,該系列繼續在市場(chǎng)上保持領(lǐng)先地位。Stratix IV系列是目前密度最大、性能最好的FPGA,應用在各類(lèi)最終用戶(hù)的高速背板和電纜接口、芯片至芯片互聯(lián)以及協(xié)議橋接應用中。   Stratix IV GX FPGA前所未有的同時(shí)滿(mǎn)足了多千兆位互聯(lián)系統設計人員對功耗、性
  • 關(guān)鍵字: Altera  Stratix  40nm  FPGA  

Altera 40-nm Stratix IV GX FPGA開(kāi)始量產(chǎn)

  •   Altera公司今天宣布,開(kāi)始批量發(fā)售40-nm Stratix® IV GX EP4SGX230 FPGA。Stratix IV器件于2008年年底發(fā)售,是當時(shí)業(yè)界第一款40-nm FPGA,作為唯一能夠量產(chǎn)的40-nm FPGA,該系列繼續在市場(chǎng)上保持領(lǐng)先地位。Stratix IV系列是目前密度最大、性能最好的FPGA,應用在各類(lèi)最終用戶(hù)的高速背板和電纜接口、芯片至芯片互聯(lián)以及協(xié)議橋接應用中。   Stratix IV GX FPGA前所未有的同時(shí)滿(mǎn)足了多千兆位互聯(lián)系統設計人員對功耗、性
  • 關(guān)鍵字: Altera  Stratix  FPGA  40nm   
共576條 27/39 |‹ « 25 26 27 28 29 30 31 32 33 34 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>