高性能時(shí)鐘產(chǎn)品趨勢漫談

　　1.通信和網(wǎng)絡(luò )

　　ADI高級產(chǎn)品經(jīng)理Jeff Keip說(shuō)，通信基礎設施市場(chǎng)對時(shí)鐘性能的要求特別高，而網(wǎng)絡(luò )終端市場(chǎng)的性能需求也在向同一水平靠攏。這兩個(gè)市場(chǎng)還對保持和冗余參考支持等特性青睞有加，以便最大限度地提高系統的正常運行時(shí)間。因此，極低的抖動(dòng)和相位噪聲是關(guān)鍵技術(shù)指標。對于網(wǎng)絡(luò )應用，抖動(dòng)超過(guò)指定帶寬(例如12kHz~20MHz，50kHz~80MHz)，而對于基站，客戶(hù)所關(guān)注的是非常寬的帶外噪聲/抖動(dòng)性能。在網(wǎng)絡(luò )應用中，保持和切換等特性是將系統停機時(shí)間保持在最低限度所必需的。在無(wú)線(xiàn)通信中，這些特性也有用，盡管不是最關(guān)鍵的。

　　Maxim時(shí)鐘產(chǎn)品線(xiàn)總監Ichiro Yamada具體介紹了無(wú)線(xiàn)基站中的應用：用于同步通信系統、無(wú)線(xiàn)基站、SONET/SDH、路由器的低噪聲、高頻時(shí)鐘是近期市場(chǎng)的應用熱點(diǎn)。中國和印度都在積極推進(jìn)2G、3G手機基站和用于站間通信的點(diǎn)對點(diǎn)無(wú)線(xiàn)鏈路，雖然許多廠(chǎng)商已經(jīng)瞄準LTE和WiMax市場(chǎng)，但GSM仍然保持其主流地位。

　　無(wú)線(xiàn)基站是同步系統，需要抖動(dòng)抑制功能以便為終端電路提供穩定的時(shí)鐘?；鶐卧c射頻單元之間的串行通信要求抖動(dòng)低于1ps的時(shí)鐘，此外，射頻單元還需要穩定的時(shí)鐘驅動(dòng)高速ADC和DAC，基于電流LC-VCO(LC壓控振蕩器)的PLL時(shí)鐘具有穩定的時(shí)域特性(低抖動(dòng))，當然，為了改善頻域的噪聲(SSB相位噪聲)指標還需要相應的改進(jìn)措施。

　　同步以太網(wǎng)(SyncE)在基站中的應用非常普遍，無(wú)線(xiàn)基站網(wǎng)絡(luò )采用傳統的T1/E1。為了降低運行成本，運營(yíng)商正在將TDM網(wǎng)絡(luò )轉移到包交換網(wǎng)絡(luò )?？紤]到無(wú)線(xiàn)基站系統是一個(gè)同步通信系統，需要對IP數據傳輸進(jìn)行同步。IEEE1588是支持IP同步的標準之一。對于SyncE時(shí)鐘設備，抖動(dòng)抑制、時(shí)鐘保持、無(wú)縫切換參考時(shí)鐘、頻率轉換等都是設計中需要特別關(guān)注的因素。

　　這些熱點(diǎn)應用對時(shí)鐘提出了許多特定的技術(shù)要求。例如，無(wú)線(xiàn)RF應用中，相位噪聲是最重要的指標之一，晶體振蕩器能夠滿(mǎn)足這一指標要求，但許多開(kāi)發(fā)商已經(jīng)開(kāi)始采用高Q值LC VCO和SAW技術(shù)。高度穩定的低頻VCXO + PLL(壓控晶振+鎖相環(huán))倍頻對于SyncE線(xiàn)卡是一個(gè)經(jīng)濟實(shí)用的選擇，非常適合背板時(shí)鐘、PHY時(shí)鐘轉換、從背板時(shí)鐘產(chǎn)生PHY參考時(shí)鐘等應用。

　　這類(lèi)應用中需要謹慎設計VCXO保持盡可能低的頻率溫漂，并使PLL倍頻時(shí)鐘的抖動(dòng)低于1psRMS。另外，高速串行通信鏈路還要求時(shí)鐘發(fā)生器具有較高的電源噪聲抑制比。電源、高速開(kāi)關(guān)器件(ASIC、FPGA、存儲器等)的噪聲會(huì )注入到PLL，影響抖動(dòng)指標，因此，較高的電源噪聲抑制比是PLL時(shí)鐘發(fā)生器設計所面臨的另一挑戰。