賽靈思交付行業(yè)首個(gè)目標設計平臺

　　賽靈思基礎平臺

　　“賽靈思基礎平臺是一個(gè)完整的FPGA 開(kāi)發(fā)環(huán)境，反映了傳統硬件設計人員的工作方式。該平臺使設計人員能立即獲得新型 Spartan-6 或 Virtex-6 FPGA 系列、工具、IP 及開(kāi)發(fā)板，而且實(shí)現智能集成，大大提高他們的工作效率。”賽靈思全球營(yíng)銷(xiāo)與業(yè)務(wù)發(fā)展高級副總裁 Vin Ratford 先生介紹說(shuō)，“設計人員可利用通用 IP 和參考設計縮短設計時(shí)間，提高工作效率，這種優(yōu)勢顯然大大優(yōu)于傳統按需購買(mǎi)的設計方法。通過(guò)縮短開(kāi)發(fā)應用基礎設施所需的時(shí)間，設計人員得以把更多的時(shí)間用于下一代系統的創(chuàng )新，為他們的設計帶來(lái)更多的價(jià)值。”

 

　　賽靈思基礎目標設計平臺或基礎平臺旨在滿(mǎn)足邏輯和連接設計人員的需求，其評估套件涵蓋了幾乎所有系統設計所需的基本構建模塊，可滿(mǎn)足多種不同市場(chǎng)和應用需求?；A平臺中集成了預驗證的關(guān)鍵系統功能，通過(guò)充分協(xié)同使用這些功能，設計人員可將傳統設計方法所需的開(kāi)發(fā)時(shí)間縮短一半。參考設計可引導設計人員采用最佳實(shí)踐方法，把定制元素集成到基礎設計中，并實(shí)施諸如 DDR2 與 DDR3存儲器接口、高速串行 I/O 以及片上時(shí)鐘資源等各種高級特性。而開(kāi)發(fā)板示意圖及布局文件則有助于進(jìn)一步優(yōu)化他們的設計工作。