FPGA在彈上信息處理機中的應用
作者：方超 龔龍慶 田衛 西安驪山微山電子公司
時(shí)間：2009-04-14
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
(6)發(fā)送
本文引用地址：http://dyxdggzs.com/article/93424.htm數據融合表的發(fā)送則由“發(fā)送狀態(tài)機(SendSTM) IP”完成。它以數據融合表FIFO、2.56M發(fā)送時(shí)鐘為輸入，一旦啟動(dòng)就不再停止。發(fā)送狀態(tài)機首先查詢(xún)數據融合表FIFO, 若FIFO為空，則等待;若FIFO不空，則以2.56M/8的固定時(shí)鐘頻率持續讀取數據融合表FIFO的數據，再送入“15段加擾器”進(jìn)行加擾，加擾后的數據和時(shí)鐘經(jīng)RS-422驅動(dòng)電路轉化為RS-422差分形式發(fā)送給加密器，即2.56M輸出。
(7)1.28M同步輸入串口故障檢測
FPGA中的故障檢測單元(FDU)負責檢測1.28M同步輸入串口的輸入信號是否正常。當故障檢測單元FDU發(fā)現1.28M同步輸入串口產(chǎn)生的SwitchBuf信號的周期和晶振產(chǎn)生的20ms時(shí)鐘周期誤差超過(guò)△T(如±2ms)，則認為1.28M同步輸入串口故障，立即將SwitchBuf信號切換到由晶振分頻產(chǎn)生的20ms時(shí)鐘上。
系統仿真
以下為相關(guān)軟件對系統主要功能進(jìn)行的仿真：
圖4 ISE編譯后得出的FPGA資源利用情況
圖5 數據融合表的仿真結果
評論