ACEX 1K 系列CPLD 配置方法探討
英飛凌汽車(chē)電子生態(tài)圈
掃碼關(guān)注
獲取最新最全汽車(chē)電子
技術(shù)方案與實(shí)用技巧
1 引言
ACEX 1K 系列器件是Altera 公司近期推出的新型CPLD 產(chǎn)品。該器件基于SRAM，結合查找表（LUT）和嵌入式陣列塊（EAB）提供了高密度結構，可提供10 000 到100 000 可用門(mén)，每個(gè)嵌入式陣列塊增加到16位寬可實(shí)現雙端口，RAM位增加到49125個(gè)。其多電壓引腳可以驅動(dòng)2.5V、3.3V、5.0V器件，也可以被這些電壓所驅動(dòng)；雙向I/O引腳執行速度可達250MHz。該器件還應用Altera專(zhuān)利技術(shù)進(jìn)行了重要的生產(chǎn)改進(jìn)，進(jìn)一步降低了器件的成本，提高了產(chǎn)品的性能價(jià)格比。因此,ACEX 1K 器件可用來(lái)實(shí)現許多邏輯復雜、信息量大的系統。但是在器件操作過(guò)程中，ACEX 1K系列器件的配置數據存儲在SRAM單元中，由于SRAM的易失性，配置數據在每次上電時(shí)必須被重新載入SRAM。
2 配置ACEX 1K 系列器件三種方法的比較
對于A(yíng)CEX 1K系列器件，目前實(shí)現加載的方法有以下3種：①采用PROM并行加載；②采用單片機控制實(shí)現加載；③通過(guò)JTAG口直接一次性實(shí)現編程數據加載。第一種方式需要占用較多的CPLD管腳資源，雖然這些資源在加載完成后可用作一般的I/O口，但在加載時(shí)不允許這些管腳有其他任何外來(lái)信號源；另外數據存儲在PROM與CPLD之間的大量固定連線(xiàn),如8位數據線(xiàn)以及大量訪(fǎng)問(wèn)PROM的地址線(xiàn)等，使得PCB板設計不便。但是這種方式有一個(gè)好處，即PROM的容量較大、容易購置、價(jià)格低、技術(shù)支持（編程器）較好。第二種方式采用單片機控制，由PROM中讀取并行數據，然后串行送出。由于涉及到單片機編程，對于開(kāi)發(fā)者來(lái)說(shuō)較為不便；另外，如果單片機僅用來(lái)實(shí)現該任務(wù)，較為浪費硬件資源。CPLD的一個(gè)最大優(yōu)點(diǎn)是采用計算機專(zhuān)用開(kāi)發(fā)工具，通過(guò)JTAG口直接一次性實(shí)現編程數據加載，但是由于A(yíng)CEX 1K 器件SRAM 的易失性使數據無(wú)法永久保存，為調試帶來(lái)很大的不便，特別是從事野外作業(yè)者。
目前，Altera公司推出了相應的配置器件。在CPLD器件配置過(guò)程中，配置數據存儲在配置器件的EPROM中，通過(guò)配置器件內部振蕩器產(chǎn)生的時(shí)鐘控制數據輸出。本文以20腳EPC2 器件（以下簡(jiǎn)稱(chēng)EPC2）為例闡述配置器件與ACEX 1K 系列器件的連接。
3 EPC2 器件簡(jiǎn)介
EPC2具有Flash配置存儲器,可用來(lái)配置5.0V、3.3V、2.5V器件。通過(guò)內置的IEEE Std.1149. 1 JTAG接口EPC2可以在5.0V和3.3V電壓下進(jìn)行在系統編程（ISP）。系統編程后，調入JTAG 配置指令初始化ACEX 1K 器件。EPC2 的ISP 能力使ACEX 1K 器件的初始和更新更容易。當用EPC2配置ACEX 1K器件時(shí)，在配置器件的內部發(fā)生帶電復位延遲，最大值為200ms。Alterat公司的QuartusⅡ和MAX+PLUSⅡ軟件均支持配置器件的編程，設計中軟件自動(dòng)為每一個(gè)配置器件產(chǎn)生POF。多器件設計中，對于多個(gè)ACEX 1K器件，軟件可以將編程文件與一個(gè)或多個(gè)配置器件聯(lián)合。軟件允許用戶(hù)選擇適當的配置器件更充分地儲存每一個(gè)ACEX 1K器件的配置數據。EPC2 器件用于與ACEX 1K 器件連接的引腳功能見(jiàn)表1。
4 器件連接及工作原理
當用一片EPC2配置ACEX 1K器件時(shí)，EPC2的控制信號nCS、OE、DCLK直接和ACEX 1K系列器件的控制信號連接。圖1 給出了ACEX 1K 器件和一片EPC2 的連接關(guān)系。
EPC2的nCS和OE引腳控制DATA輸出引腳的三態(tài)緩沖器，使能地址計數器和EPC2的振蕩器。nCS引腳控制配置器件的輸出。當OE引腳接低電平時(shí)，不論nCS為何狀態(tài)，地址計數器復位，DATA引腳輸出為高阻狀態(tài)。當OE引腳接高電平時(shí)，如果nCS保持高電平，則計數器停止計數，DATA引腳保持高阻狀態(tài)；如果nCS接低電平，則計數器和DATA引腳正常工作。EPC2允許用戶(hù)將nINIT_CONF引腳與PLD器件的nCONFIG引腳相連來(lái)初始化PLD器件的配置。EPC2的DATA引腳與ACEX 1K系列器件的DATA0或DATA引腳相連。存儲在EPC2器件中的數據在其內部時(shí)鐘的控制下順序輸出到DATA 腳，然后在控制信號的控制下輸出到CPLD器件的DATA0或DATA引腳。當配置數據的大小超過(guò)一片EPC2的容量時(shí)，可以采用多片級聯(lián)的方法。這時(shí)候器件的nCASC和nCS引腳做器件間的握手信號。器件連接如圖1虛線(xiàn)所示。
用級聯(lián)EPC2 配置ACEX 1K 器件時(shí)，EPC2 的操作與其在級聯(lián)鏈中的位置有關(guān)。當級聯(lián)鏈中的第一個(gè)即主EPC2加電或復位，且nCS腳為低電平時(shí)，主EPC2控制配置進(jìn)行。配置過(guò)程中主EPC2向其后的從屬EPC2和CPLD器件提供所有的時(shí)鐘脈沖，并向PLD器件提供第一個(gè)數據流。當主EPC2中配置數據發(fā)送完畢，器件的nCASC腳變?yōu)榈碗娖?，使第一個(gè)從屬EPC2的nCS腳變?yōu)榈碗娖?，從而使從屬EPC2向外發(fā)送配置數據。每一片EPC2中數據全部輸出且nCASC引腳為低電平時(shí)，器件的DATA引腳置為高阻狀態(tài)以避免和其他配置器件發(fā)生競爭。一旦所有的配置數據傳送完畢，且基于查找表的CPLD器件的CONF_DONE腳驅動(dòng)主EPC2的nCS腳為高電平，主EPC2器件將額外增加16個(gè)時(shí)鐘周期來(lái)初始化CPLD器件。隨后主EPC2器件進(jìn)入空閑狀態(tài)。當需要另外加入EPC2器件時(shí)，可以將欲加入的EPC2的nCASC引腳和級聯(lián)鏈中的從屬EPC2的nCS相連，DCLK、DATA和OE引腳并聯(lián)。
5 結論
從上述的闡述中，我們可以看到：采用Altera公司的專(zhuān)用配置器件加載數據時(shí)，配置器件與CPLD之間的接口線(xiàn)非常少，且直接連接不需要外加智能控制器；通過(guò)器件內置JTAG口能夠將數據一次性寫(xiě)入EPROM中加以保存，而且當CONFIG數據量較大時(shí)，可以采用多片級聯(lián)；器件可多次寫(xiě)入，當需要下載新數據時(shí)不需事先擦除器件中原有數據，只需將新數據直接寫(xiě)入即可。由此可見(jiàn)采用配置器件加載數據方便、可靠、易學(xué)易用。
參考文獻
1 范宏波,李一民,朱紅梅.采用EEPROM對大容量FPGA芯片數據實(shí)現串行加載,云南省昆明理工大學(xué)信電學(xué)院. 2001 年第5 期2 ACEX 1K Programmable Logic Device Family. Altera Corporation, 2001.9 3 Configuration Devices for SRAM-Based LUT Device. Altera Corporation, 2002.2 4 Configuring SRAM-Based LUT Devices. Altera Corporation, 2002.2
評論