測試檢驗電路時(shí)序的FPGA邏輯驗證分析儀

　　隨著(zhù)FPGA技術(shù)的廣泛使用，越來(lái)越需要一臺能夠測試驗證FPGA芯片中所下載電路邏輯時(shí)序是否正確的儀器。目前，雖然Agilent、Tektronix 等大公司生產(chǎn)的高端邏輯分析儀能夠實(shí)現FPGA電路的測試驗證功能，但此類(lèi)儀器價(jià)格高昂，一般要十萬(wàn)、數十萬(wàn)人民幣。所以，研究開(kāi)發(fā)價(jià)格適中且具有邏輯分析儀和FPGA電路的測試驗證功能的儀器是非常有價(jià)值的。

　　本文所介紹的基于虛擬儀器技術(shù)的邏輯驗證分析儀，采用FPGA技術(shù)來(lái)實(shí)現儀器硬件部分的主要設計，應用圖形化編程語(yǔ)言L(fǎng)abVIEW來(lái)實(shí)現儀器的測試軟件設計。文中闡述了虛擬FPGA邏輯驗證分析儀的總體設計方案及其工作原理，并對儀器的兩個(gè)主要工作環(huán)節的開(kāi)發(fā)設計作了具體介紹。虛擬FPGA邏輯驗證分析儀除了具有FPGA電路的基本測試驗證功能，還具有邏輯分析儀和產(chǎn)生激勵信號的功能。它是微機系統及數字電路設計、偵錯、軟件開(kāi)發(fā)和仿真的理想儀器。

　　虛擬FPGA邏輯驗證分析儀的設計

　　1 虛擬FPGA邏輯驗證分析儀的總體設計

　　虛擬FPGA邏輯驗證分析儀是把計算機作為數據的顯示控制，顯示器和鼠標、鍵盤(pán)作為儀器的用戶(hù)面板，其組成框圖如圖1所示。

圖1 虛擬FPGA邏輯驗證分析儀組成框圖

　　本儀器的基本工作原理是：由計算機編輯輸入電路的仿真激勵信號給所設計的被測電路，同時(shí)進(jìn)行采集和存儲，再傳送回計算機，最后進(jìn)行電路的邏輯時(shí)序分析等，從而實(shí)現儀器的FPGA電路的基本測試驗證功能以及邏輯分析儀功能和產(chǎn)生激勵信號的功能。儀器的工作步驟如圖2所示。

圖2 虛擬FPGA邏輯驗證分析儀工作流程圖

　　2 虛擬FPGA邏輯驗證分析儀的硬件設計

　　虛擬FPGA邏輯驗證分析儀的硬件組成包含三個(gè)部分：

　?、僦靼?，具有數據采集、數據存儲、定時(shí)計數、主板與計算機進(jìn)行數據通信等多種功能。由于FPGA(現場(chǎng)可編程門(mén)陣列)可實(shí)現無(wú)限次地反復編程，快速方便實(shí)用，具有可現場(chǎng)模擬調試驗證等特點(diǎn)，所以本系統中比較復雜的控制器部分、采樣部分等都采用FPGA實(shí)現；其他的由外圍芯片組成。外圍芯片上主要有RAM及數據緩沖和鎖存等數據通道部分。

　?、贔PGA被測電路板。

　?、弁ㄓ玫膫€(gè)人計算機，具有運行圖形化編程軟件的能力。

　　3 虛擬FPGA邏輯驗證分析儀的軟件設計

　　虛擬邏輯驗證分析儀的軟件設計采用NI公司的圖形化編程語(yǔ)言工具LabVIEW7.0。FPGA測試驗證軟件是一款包含數字波形打開(kāi)、編輯、保存、瀏覽的高性能軟件，在硬件的配合下，可以完成數字波形的下載，即將編輯生成波形以數據形式加載到被測FPGA電路板的激勵端口，并從輸出端口取回測試數據顯示，以驗證用戶(hù)下載到被測FPGA電路板中的可編程邏輯設計是否正確。軟件的主界面如圖3所示。

圖3 軟件主界面

　　介紹虛擬FPGA邏輯驗證分析儀的兩個(gè)工作環(huán)節

　　1 編輯激勵信號

　　虛擬FPGA邏輯驗證分析儀的激勵信號源采用純軟件LabVIEW來(lái)實(shí)現，該激勵信號源可選擇以真值表方式（按位方式）或編碼表（總線(xiàn)方式）打開(kāi)、編輯或保存數字激勵波形，并可選擇周期數。其主要技術(shù)指標如下。

　?、佥斎敕绞剑赫嬷当?、總線(xiàn)方式編輯輸入；

　?、谳敵鐾ǖ溃?3個(gè)輸出激勵信號數據通道；

　?、埏@示方式：

　　A：時(shí)序波形顯示，可水平位移和水平伸縮；

　　B：數據顯示，分為二進(jìn)制、十六進(jìn)制顯示。

　　2 測量被測電路板

　　在虛擬FPGA邏輯驗證分析儀的工作流程中，測量被測電路板這一工作即將編輯好的仿真激勵信號輸入給所設計的被測電路板，同時(shí)進(jìn)行采集和存儲所測試電路板的數據。該步驟中的采集工作主要采用FPGA來(lái)實(shí)現，存儲工作用RAM來(lái)完成。通過(guò)分析論證，本設計采用ALTER公司Cyclone系列的芯片，型號為EP1C6Q144。它采用1.5V內核電壓，內嵌92160位存儲區間，可提供兩個(gè)鎖相環(huán)和雙信數據傳輸速率(DDR)的接口電路。設計中，邏輯分析儀電路及采集電路的主要技術(shù)指標如下。

　?、俨杉瘯r(shí)鐘：外時(shí)鐘和內時(shí)鐘；

　?、趦葧r(shí)鐘頻率：25kHz、50kHz、100kHz、250kHz、500kHz、1MHz、5MHz、10MHz；

　?、鄄杉鎯c(diǎn)數：1～2048；

　?、苡|發(fā)方式：時(shí)鐘觸發(fā)、外部觸發(fā)、字觸發(fā)和按鍵觸發(fā)。

　　結束語(yǔ)

　　本文所介紹的虛擬FPGA邏輯驗證分析儀，采用FPGA技術(shù)來(lái)實(shí)現儀器硬件部分的主要設計，應用圖形化編程語(yǔ)言L(fǎng)abVIEW來(lái)實(shí)現儀器的測試軟件設計。事實(shí)證明，該方案設計的虛擬FPGA邏輯驗證分析儀不但具有FPGA電路的基本測試驗證功能，還有邏輯分析儀和產(chǎn)生激勵信號的功能。通過(guò)實(shí)用證明，該儀器具有功能強大、穩定性好、可擴展性強及操作方便靈活等特點(diǎn)，是教學(xué)、實(shí)驗和科研的很好的輔助儀器。