FFT實(shí)時(shí)譜分析系統的FPGA設計和實(shí)現
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
在一個(gè)基-4蝶形運算單元中，包含WP、W2P和W3P三個(gè)旋轉因子，每組基-4蝶形運算的第一個(gè)輸出數據所乘的旋轉因子總為1。在同一個(gè)蝶形組內，p值是不變的，因而只需確定一個(gè)p值，三個(gè)旋轉因子便可確定下來(lái)。每當一個(gè)基-4蝶形組計算完畢而轉入下一個(gè)蝶形組時(shí)，p值改變一次，其變化的順序恰好是(L-1)位四進(jìn)制數順序加1的倒序輸出。由此可以根據蝶形運算的級數和四點(diǎn)FFT的節點(diǎn)位置計算出對應的旋轉因子的角度。
由于
=cos(
)-jsin()，在程序中將小數cos()和-sin()轉換成定點(diǎn)數，變換為二進(jìn)制數進(jìn)行計算。本設計的復乘運算采用CORDIC算法實(shí)現，需要輸入角度值作為進(jìn)行復乘運算的相應旋轉因子的角度，因此旋轉因子產(chǎn)生模塊輸出的數據即對應旋轉因子的角度值，模塊中包括10位計數器和一個(gè)計算輸出進(jìn)程。程序的運算流程如圖5所示。
本設計采用直接計算旋轉因子的方法，不需要產(chǎn)生旋轉因子的讀取地址和額外的ROM資源，簡(jiǎn)化了設計，但需要一直進(jìn)行角度值的計算，增加了系統的運算時(shí)間。
3 FFT實(shí)時(shí)頻譜分析系統的實(shí)現
本設計采用Synplicity公司的邏輯綜合軟件Synplify7.1 pro進(jìn)行設計綜合，用Xilinx的ISE6.1布局布線(xiàn)。實(shí)現后的系統的時(shí)序分析結果表示，系統有9.139ns的延遲，系統時(shí)鐘周期可達10.817ns，系統頻率達到92.4MHz。當系統頻率為90MHz時(shí)，1024點(diǎn)FFT運算需要的時(shí)間大約為68.3μs，完全可以滿(mǎn)足實(shí)時(shí)處理的要求。本文采用Xilinx公司的Virtex-Ⅱxc2v500 fg456-5 FPGA器件實(shí)現系統，設計使用資源狀況如表1所示。
本FFT實(shí)時(shí)譜分析系統采用定點(diǎn)運算方案，輸入為12位復數數據，輸出為14位復數數據。采用方波信號進(jìn)行測試，其參數為：脈沖幅度H=100，脈沖寬度M=10。本FFT實(shí)時(shí)譜分析系統輸出的幅值如圖6所示，輸出的幅值的相對誤差如圖7所示。相對誤差較大的一些點(diǎn)均出現在標準FFT輸出的幅值很小的點(diǎn)上，這是由于有限字長(cháng)效應引起相對誤差造成的。同時(shí)由于采用的算術(shù)運算方案是定點(diǎn)運算，加劇了小信號的信噪比的惡化。但在實(shí)際應用中這些輸出幅值很小的點(diǎn)會(huì )被判別為頻譜上的噪聲點(diǎn)，對實(shí)際的頻譜分析影響不大，故對系統的誤差影響并不大。而在標準FFT輸出的幅值較大的點(diǎn)上，相對誤差則很小。
本設計全部由VHDL語(yǔ)言實(shí)現，采用自頂向下的設計方法，完成了一個(gè)1024點(diǎn)FFT實(shí)時(shí)譜分析系統。該FFT采用了基-4原位算法，既保證了運算速度，又節省了硬件資源。該FFT通過(guò)CORDIC算法實(shí)現復乘，較傳統的復乘運算節省了大量的ROM資源，同時(shí)采用了流水線(xiàn)結構，加快了運算速度。
參考文獻
1 劉淩，胡永生. 數字信號處理的FPGA實(shí)現. 北京:清華大學(xué)出版社,2002
2 李廣軍,孟憲元. 可編程ASIC 設計及應用[M].成都：電子科技大學(xué)出版社,2000
3 劉朝暉, 韓月秋.用FPGA 實(shí)現FFT 的研究[J].北京：北京理工大學(xué)學(xué)報,1999；19(2)：234～238
4 Volder J E.The CORDIC Trigonometric Computing Technique IRE.Trans.on Electronic Computer,1959(9)
評論