FPGA成為替代ASIC的最佳選擇

FPGA成為替代ASIC的最佳選擇

多年來(lái)，Xilinx公司的可編程邏輯技術(shù)始終扮演著(zhù)ASIC替代解決方案的角色。過(guò)去十多年來(lái)，每次當ASIC技術(shù)實(shí)現摩爾定律的預期，Xilinx FPGA和CPLD都迅速填補了由此而留下的間隙。最近，有些ASIC制造商推出了稱(chēng)為結構化ASIC（Structured ASIC）的改進(jìn)ASIC結構，試圖解決與基于標準單元的ASIC和門(mén)陣列相關(guān)的一些問(wèn)題。但最終，人們都會(huì )問(wèn)到這一決定性問(wèn)題，"如果我們需要100萬(wàn)門(mén)至500萬(wàn)門(mén)的設計，到底哪種技術(shù)最佳地結合了硬件、軟件和設計支持，從而可最好地滿(mǎn)足我們的需要？"
　　歷史上，高速度100萬(wàn)門(mén)以上的單片系統（SoC）一直是ASIC的獨占領(lǐng)域。但現在，促進(jìn)高端ASIC發(fā)展的工藝技術(shù)也同樣適用于FPGA。事實(shí)上，FPGA的發(fā)展也幫助推動(dòng)了最新工藝技術(shù)的發(fā)展。例如，Xilinx的Spartan-3器件很早就采用了90nm、300mm工藝的設計定案（tape-out）并很快推出了采用相應工藝制造的器件?，F在，就門(mén)和I/O的數量來(lái)說(shuō)，平臺FPGA可輕松滿(mǎn)足要求。Spartan-3 FPGA可提供高達500萬(wàn)系統門(mén)和784個(gè)I/O。Virtex-II Pro系列可提供更高的密度和更大的封裝尺寸。平臺FPGA的力量遠遠不止是邏輯門(mén)和I/O數量。例如，Spartan-3系列可提供近2M位塊RAM和104個(gè)硬連線(xiàn)18 x 18乘法器，而Virtex-II Pro則可提供高達10M位塊RAM資源和556個(gè)乘法器，而這些對于DSP系統實(shí)現非常關(guān)鍵。
　　自從開(kāi)始將幾片TTL器件的邏輯集成到單片FPGA中以來(lái)，靈活性始終是可編程邏輯器件的特點(diǎn)。平臺FPGA將這一靈活性提高了幾個(gè)量級?，F在，大量系統部件IP可以嵌入到單片平臺FPGA器件中。Xilinx平臺FPGA集成了塊存儲器、軟和硬處理器芯核、DSP功能和可編程I/O連接功能，以及由Xilinx公司和第三方供應商開(kāi)發(fā)的其它IP。當然，每個(gè)設計小組還為完全可編程的器件增添了他們自己的差異化IP。完全的可編程能力為半導體芯片提供了最大的靈活性和最有效的使用。
　　而仔細考察標準單元結構ASIC即可發(fā)現其靈活性非常有限。僅有數層金屬層是可定制的，其它金屬層以及所有的邏輯都由ASIC制造商固定。每家制造商提供具有少量不同的芯片，所嵌入的IP核心的類(lèi)型和數量有所不同。每種類(lèi)型的結構ASIC通過(guò)固定的專(zhuān)用資源來(lái)滿(mǎn)足特定應用的要求。不幸的是，對于客戶(hù)來(lái)說(shuō)，如果設計不能十分匹配制造商提供的某種芯片的特性，那么有些芯片資源就會(huì )被浪費，結果是要么設計受到損害，要么就不得不從頭來(lái)。在任何情況下，提供給設計小組的靈活性非常小。
　　結構化ASIC的不靈活還會(huì )帶來(lái)訂貨和庫存風(fēng)險。即使一個(gè)結構化ASIC設計進(jìn)行得非常完美，目標市場(chǎng)也會(huì )變化，或者標準會(huì )更新。在這種情況下，庫存和NRE成本就被浪費了。另一方面，PFGA可容易地進(jìn)行重新編程來(lái)適應新的要求，或者FPGA庫存可以重新應用于另一個(gè)項目。
　　在競爭分析中，FPGA開(kāi)發(fā)工具經(jīng)常被不公平地忽略了。但事實(shí)是，FPGA供應商擁有在規模和經(jīng)驗方面都足以與最大型EDA供應商相匹敵的軟件開(kāi)發(fā)隊伍。他們設計和提供了健壯和全面的工具套件，其成本僅與技術(shù)支持的價(jià)格相當。
　　FPGA供應商工具套件的健壯性從每年新開(kāi)始的采用FPGA的設計數量上可以得到證明。2002年，新開(kāi)始的采用FPGA的設計為20萬(wàn)件，這一數字到2004年將增長(cháng)為40萬(wàn)。據估計，這一數字將是同一年新開(kāi)始的ASIC設計數量的100倍。
　　另一方面，結構化ASIC設計流程仍然處于早期開(kāi)發(fā)階段。能夠顯示結構化ASIC設計流程或工藝完整性或健壯性的成功例子很少。到目前為止，頂級ASIC供應商為結構化ASIC提供的支持仍然非常有限或根本沒(méi)有。因此，選擇非常少，設計小組被迫采用ASIC供應商選定的設計流程進(jìn)行設計，而不能利用熟悉的經(jīng)過(guò)內部使用驗證的設計方法。走在最前面的設計小組經(jīng)常會(huì )面對軟件缺陷的所謂第一版效應，點(diǎn)狀工具的不兼容性等，并且不得不依賴(lài)外部供應商才能解決此類(lèi)問(wèn)題。
　　經(jīng)過(guò)多年的發(fā)展，FPGA供應商已經(jīng)從技術(shù)跟隨者的角色轉變?yōu)槁氏炔捎妙I(lǐng)先器件技術(shù)的創(chuàng )新者。這使得他們可大大縮小ASIC和FPGA之間的每邏輯門(mén)成本差距。例如，Xilinx公司在Spartan-3系列中很早采用了90nm、300mm工藝設計，使得100萬(wàn)門(mén)器件的價(jià)格達到20美元以下?？紤]到與結構化ASIC和標準單元ASIC相關(guān)的額外NRE成本和掩膜費用，FPGA價(jià)格甚至更有吸引力。還需要考慮到開(kāi)發(fā)工具和培訓的絕對成本。
　　對于一家企業(yè)來(lái)說(shuō)，由于工程開(kāi)發(fā)延遲而失去市場(chǎng)機會(huì )可能是最昂貴的成本。在快速變化的市場(chǎng)中，設計返工造成的三個(gè)月時(shí)間延遲決定了成功還是失敗。因此，ASIC設計小組必須在盡快交付設計定案和小心地避免嚴重的錯誤之間進(jìn)行微妙的平衡。為避免此類(lèi)風(fēng)險，設計小組被迫將大量精力用于設計驗證。FPGA沒(méi)有這些風(fēng)險，因為它們是可重新編程的，并且可以利用ChipScope進(jìn)行實(shí)時(shí)調試。因此，FPGA設計時(shí)間大大縮短了。