Xilinx FPGA開(kāi)發(fā)環(huán)境的配置

③、在彈出的窗口“Initial Timing and Clock Wizard-Initialize Timing”中選擇默認的配置

 ④、當出現如下的界面后，你就可以進(jìn)行時(shí)序仿真了^_^

⑤、在Sources選擇Behavioral Simulation，在Processes的Modelsim Simulator中雙擊下面的任何一個(gè)都可以進(jìn)行仿真。區別就是一個(gè)在Xilinx ISE中進(jìn)行，一個(gè)則在ModelSim界面中。

⑥、下圖是雙擊“Ge nerate Expected Simulation Results”的效果

⑦、下圖是雙擊“Simulate Behavioral Model”的效果

 
⑧、接下來(lái)大家就可以寫(xiě)代碼，然后仿真驗證了，^_^