<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > FPGA 電路設計: 如何應對電源相關(guān)問(wèn)題的挑戰

FPGA 電路設計: 如何應對電源相關(guān)問(wèn)題的挑戰

作者: 時(shí)間:2008-03-31 來(lái)源: 收藏

  引言

本文引用地址:http://dyxdggzs.com/article/80910.htm

  在設計可編程門(mén)陣列()電路時(shí),必須極端重視電源問(wèn)題,從而使最終產(chǎn)品能在所有可能的條件下無(wú)缺陷工作并處于最優(yōu)狀態(tài)。 電路電源有兩項需考慮的問(wèn)題: 電路上電要求和電路功耗分析。這篇文章針對這兩方面的要求,討論您可能遇到的問(wèn)題,以及解決方案。

  目前FPGA電路設計所面臨的問(wèn)題

  FPGA電路通常需要多路電源輸入。為優(yōu)化開(kāi)機時(shí)的電流拖曳,防止鎖死和永久性的電路損壞,同時(shí)也為了防止開(kāi)機接通時(shí)的毛刺干擾和降低開(kāi)機接通的功耗,這些電源輸入必須具有精確的上電序列以及正確的電壓變化率。如何實(shí)現復雜多路供電的精確控制是FPGA電路設計驗證過(guò)程中的難點(diǎn)。此外,隨著(zhù)項目的發(fā)展,FPGA電路設計指標通常會(huì )發(fā)生變化,靈活簡(jiǎn)單的上電參數調整方式也是工程師在進(jìn)行前期電路設計時(shí)所需要的。

  在產(chǎn)品設計過(guò)程中,還需要測試各種工作條件下的FPGA電路功耗,捕獲大電流尖峰的精確輪廓,并帶有時(shí)戳,以確定尖峰出現的時(shí)間,從而確定設計必須提供的最大電源功耗??赡苓€需要為電源資源有限的產(chǎn)品(如電池供電設備)進(jìn)行進(jìn)一步功耗優(yōu)化設計。

  實(shí)例: 為 Xilinx Spartan-3 FPGA 設置上電規則并進(jìn)行功耗分析

  以Spartan-3系列FPGA為例,該FPGA電路需要四路供電,包括VCCINT(內核電源),VCCAUX(輔助電源),VCCO(I/O電源)和VINTF(接口電源)。其中VINTF用于為配置器件如NOR Flash PROM 或微控器供電的供電。為正確配置 FPGA,要在FPGA上電前 1毫秒開(kāi)啟,這一上電間隔保證了配置器件已完成上電,并準備好向FPGA發(fā)送來(lái)自存儲器的配置。其他三路供電時(shí)序沒(méi)有嚴格要求,但如果VCCINT 在 VCCAUX 之前,或與其同時(shí)上電,FPGA將消耗過(guò)多的內核電流。這一過(guò)度的電流拖曳將更快降低電池壽命,并導致負責功率分配的設計人員選擇更大功率的調整器。

  為驗證不同上電時(shí)序對FPGA電路消耗電流的影響,使用安捷倫 N6705A直流功耗分析儀按圖1所示與FPGA電路進(jìn)行連接。

  

 

  圖1 使用多路電源為FPGA電路供電時(shí)的連接和設置

  首先按照 圖2 所示,為FPGA電路設置上電時(shí)序,VINTF 最早打開(kāi)輸出,VCCINT 在VCCO 之前1毫秒打開(kāi)供電:

  

 

  圖2 N6705A上電序列設置屏

  在此供電情況下,可以看到內核電源消耗的電流 ICCINT 在上電過(guò)程中產(chǎn)生一個(gè)明顯的脈沖尖峰,如圖3 所示:

  

 

  圖3 內核電源VCCINT在上電過(guò)程中所消耗的電流波形ICCINT

  按圖4 所示重新改變上電時(shí)序,使VCCINT上電輸出滯后于VCCAUX 1毫秒,此時(shí)可以看到ICCINT 電流波形中脈沖尖峰已經(jīng)消失。

  

 

  圖4 調整上電時(shí)序后,ICCINT 的電流波形

  同樣,為實(shí)現VCCINT 和VCCO 的上電斜率要求,并驗證在規定的上電斜率范圍內FPGA電路的工作情況,可以使用N6705A按照 圖5 所示分別設置各路供電的上電斜率。

  

 

  圖5 供電電路電壓斜率的設置

  為保證成功上電,FPGA電路的電源電壓必須通過(guò)各自的電壓閾值范圍,并且不能有電壓跌落。圖6 顯示電源接通時(shí)具有正確上電序列和上升斜率的各路供電輸出。每一路電壓都平穩上升,并且沒(méi)有跌落和其它不穩定行為。這說(shuō)明在當前的供電條件下,FPGA電路可以正常工作。

  

 

  圖6 按照設定的上電序列和斜率進(jìn)行供電的電壓波形

  對FPGA電路的連續功耗分析,可以通過(guò)高速采集各路供電的電流值來(lái)完成。連續高速采集可以保證捕捉到的所有的電流脈沖細節,但數據量也會(huì )急劇增大。為保證采集速度同時(shí)減小數據量,可以通過(guò)設定采樣周期的辦法,在每個(gè)周期內,對高速采樣到的電流結果計算平均值和最大/最小值。整個(gè)過(guò)程必須保證連續采集,不會(huì )有電流數據丟失。同時(shí)還需要保留每個(gè)數據點(diǎn)所對應的時(shí)間信息,以便事后對大電流脈沖產(chǎn)生原因進(jìn)行分析。這里同樣可以使用N6705A對多達四路供電進(jìn)行長(cháng)時(shí)間數據采集。其采樣結果如 圖7 所示:

  

 

  圖7 N6705A對ICCINT、ICCAUX和ICCO電流連續采集30秒的結果

  結論

  在應對FPGA電路電源設計部分的相關(guān)問(wèn)題時(shí),供電驗證和耗電分析往往是工程師所面臨的最大挑戰。設計師需要在FPGA允許范圍內通過(guò)精調上電序列和變化斜率優(yōu)化開(kāi)機功耗,并驗證消耗電流的變化。為能夠快速精確調整供電設置,并實(shí)時(shí)測量消耗電流值,使用帶有多路供電測量功能的高性能電源是最理想的選擇。安捷倫N6705A直流功耗分析儀可以幫助工程師解決FPGA電路設計驗證過(guò)程中所遇到的供電相關(guān)問(wèn)題,幫助節省時(shí)間,人力和資金成本,快速達到設計目的。



關(guān)鍵詞: FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>