數字化應用中的多核DSP

        DSP是對數字信號進(jìn)行高速實(shí)時(shí)處理的專(zhuān)用處理器。

       在當今的數字化的背景下，DSP以其高性能和軟件可編程等特點(diǎn)，已經(jīng)成為電子工業(yè)領(lǐng)域增長(cháng)最迅速的產(chǎn)品之一，人們對其性能、功耗和成本也提出了越來(lái)越高的要求，迫使DSP廠(chǎng)商開(kāi)始在單一矽片上集成更多的處理器內核。本文分析了多核DSP必須面臨的挑戰，介紹了一些常見(jiàn)的多核DSP產(chǎn)品。

　　數字信號處理器（DSP）是對數字信號進(jìn)行高速實(shí)時(shí)處理的專(zhuān)用處理器。在當今的數字化的背景下，DSP以其高性能和軟件可編程等特點(diǎn)，已經(jīng)成為電子工業(yè)領(lǐng)域增長(cháng)最迅速的產(chǎn)品之一。據市場(chǎng)研究公司In-Stat的最新報告，全球DSP市場(chǎng)今後將一直保持高速增長(cháng)，其中2004年的付運量估計為15億顆，2009年該數字可望達到28億顆。其中，浮點(diǎn)DSP的應用市場(chǎng)可望從2004年的10億美元增長(cháng)到2009年的22億美元。因此，全球DSP市場(chǎng)的前景非常廣闊，DSP已成為數字通信、智慧控制、消費類(lèi)電子產(chǎn)品等領(lǐng)域的基礎器件，而通信市場(chǎng)2009年的比例可望達到61%。 

　　Forward Concepts最近公布的DSP/無(wú)線(xiàn)市場(chǎng)報告指出，Q2/2006 DSP晶片付運量較Q1上升了3.3%，達21億美元。報告指出，雖然無(wú)線(xiàn)依然主宰著(zhù)DSP市場(chǎng)72%的份額，其Q2增長(cháng)幅度僅有2.8%，而來(lái)自汽車(chē)和消費領(lǐng)域的增長(cháng)則分別高達38.7%和37.2%。數據顯示，亞太地區依然是DSP的主要應用市場(chǎng)，而嵌入式DSP則占據了66%以上的市場(chǎng)份額。             

　                  圖1 DSP市場(chǎng)概況 

　　隨著(zhù)應用領(lǐng)域的擴大以及終端產(chǎn)品性能的日益豐富，人們對DSP系統的性能、功耗和成本提出了越來(lái)越高的要求，迫使DSP廠(chǎng)商開(kāi)始在單一矽片上集成更多的處理器內核，於是多核DSP應運而生。 

       1、多核DSP關(guān)鍵技術(shù) 

　　晶片制造工藝技術(shù)的進(jìn)步和SoC設計與驗證水準的提升分別是多核DSP誕生的硬體基礎和軟件基礎。 

      目前，DSP巨頭德州儀器公司（TI）的DSP晶片生產(chǎn)工藝已經(jīng)達到75nm水準，能夠在一塊僅有拇指大小的單晶片上集成8個(gè)TMS320DSP內核。同時(shí)，多核DSP也離不開(kāi)SoC設計水準的進(jìn)步。SoC設計可以對整個(gè)系統的模型演算法、軟硬體功能、晶片結構、各電路模塊直至器件的設計進(jìn)行綜合考慮，可以在同樣的工藝條件下，實(shí)現更高性能的系統指標。 

　　以下介紹多核DSP必須面對的一些關(guān)鍵技術(shù)∶軟硬體協(xié)同設計、軟硬體協(xié)同驗證、IP核生成與復用、高速互連總線(xiàn)、低功耗設計等。 

　?。?）低功耗 

       多核DSP帶來(lái)了更高的性能，但它相比傳統的單核DSP也帶來(lái)了更大的功耗。嵌入式應用，例如手機、數碼相機等對功耗非常敏感。在以前的2G通信時(shí)代，人們習慣了200小時(shí)待機時(shí)間的手機，當然很難接受待機時(shí)間僅僅為一天的3G手機。因此多核DSP必須解決的第一大技術(shù)難題就是如何有效的降低平均功耗。 

　　從硬體技術(shù)上來(lái)看，可以采用動(dòng)態(tài)電源管理技術(shù)，設置全速、半速、休眠等工作模式，根據當前的任務(wù)強度和功耗監測信息，及時(shí)調整電壓和頻率，關(guān)閉暫時(shí)不使用的模塊，以降低功耗。另外，根據特定的應用需求，設置專(zhuān)門(mén)的協(xié)處理器，同樣可以減少DSP內核的運算強度。 

　　從軟件技術(shù)上來(lái)看，在編譯指導下的多核DSP低功耗優(yōu)化技術(shù)非常具有潛力。低功耗編譯技術(shù)主要包括編譯指導的動(dòng)態(tài)電壓調節、多線(xiàn)程功耗模型下的低功耗編譯調度等。在操作系統的支持下，通過(guò)合理的調度，使處理器資源與演算法需求相適應，例如在DSP核+MCU的模式下，MCU就不應該處理DSP的有關(guān)程式。 

　?。?）互連與存儲系統 

      隨著(zhù)晶片面積的增大，長(cháng)線(xiàn)互連延遲和信號完整性已經(jīng)成為制約晶片主頻的關(guān)鍵因素。當片上DSP核較少時(shí)，可用簡(jiǎn)單的總線(xiàn)結構或者Crossbar互連；當DSP核較多時(shí)可用二維mesh網(wǎng)絡(luò )、3D Torus等進(jìn)行互連，設計者必須在網(wǎng)絡(luò )開(kāi)銷(xiāo)以及多核之間耦合的程度之間進(jìn)行權衡，同時(shí)還要注意互連拓撲的可擴展性。為提高互連性能，應該采用高頻、高帶寬的超深亞微米片上互連結構，以便高效地實(shí)現節點(diǎn)間通信。 

       針對數據密集型的應用，多核DSP必須解決存儲系統的效率問(wèn)題。為此，必須要解決一系列關(guān)鍵技術(shù)，例如應該設計多大的片內存儲器？數據的共用和通信在存儲層次的哪一級來(lái)完成？Cache一致性在哪一級實(shí)現更合理？是通過(guò)片內共用存儲器還是高速總線(xiàn)進(jìn)行多核之間的通信？存儲結構如何支持多線(xiàn)程的應用？ 

　?。?）編譯技術(shù)與操作系統 

      多核DSP能否發(fā)揮最高的性能，在很大程度上取決於編譯優(yōu)化和嵌入式操作系統的有力支持。例如，多核DSP對多線(xiàn)程程式能夠提供較高的性能，但是對于單線(xiàn)程應用的性能反而不高，甚至比單核DSP的性能還要低。 

      采用硬體動(dòng)態(tài)提取線(xiàn)程是一種方法，但編譯器更要擔負起自動(dòng)并行化的工作，即將串列程式自動(dòng)地轉換為等價(jià)的多線(xiàn)程并行代碼，使用戶(hù)不關(guān)心疊代空間劃分、數據共用、線(xiàn)程調度和同步等細節，減輕用戶(hù)負擔。 更重要的是多線(xiàn)程優(yōu)化編譯技術(shù)，包括線(xiàn)程并發(fā)機制的實(shí)現、線(xiàn)程調度、線(xiàn)程級前瞻執行等技術(shù)。

　　多核之間的任務(wù)調度是充分利用多處理器性能的關(guān)鍵。為滿(mǎn)足實(shí)時(shí)處理的要求，均衡各處理器負載，需要研究的任務(wù)調度機制有分散式實(shí)時(shí)任務(wù)調度演算法、動(dòng)態(tài)任務(wù)遷移技術(shù)等。已有的幾種嵌入式操作系統，例如μcLinux、PalmOS、WinCE等，都還無(wú)法有效地支持多核處理器。嵌入式多核操作系統的研究任重而道遠。 

　?。?）應用開(kāi)發(fā)環(huán)境 

　　嵌入式應用的特點(diǎn)決定了開(kāi)發(fā)人員必須能夠在很短的時(shí)間內推出能夠為市場(chǎng)所接受的應用系統。為此，多核DSP供應商必須為用戶(hù)提供簡(jiǎn)便易用的開(kāi)發(fā)、調試環(huán)境。但是面向多核處理器的編程環(huán)境始終是不成熟的，并行程式開(kāi)發(fā)技術(shù)一直難以普及。 

　　為此，我們可以借鑒多核通用微處理器的編程模式，即消息傳遞程式設計模式MPI和基於編譯指導命令的程式設計模式OpenMP。但是，最終的發(fā)展趨勢還將是集成化的VSP（Virtual Single Processor，虛擬單處理器模型）開(kāi)發(fā)環(huán)境，在這一環(huán)境下用戶(hù)能夠像開(kāi)發(fā)單處理器程式一樣去開(kāi)發(fā)多核應用系統，在同一平臺上完成編程、調試、編譯優(yōu)化和連機測試的過(guò)程。 

　　例如，Cradle公司在推出CT3600系列多核DSP的同時(shí)，還推出了相應的多核開(kāi)發(fā)工具，包括ANSI C編譯器、針對DSP進(jìn)行了時(shí)序優(yōu)化的Cradle C語(yǔ)言、eCOS實(shí)時(shí)操作系統、INSPECTORTM代碼開(kāi)發(fā)與調試器和RDS3600硬體開(kāi)發(fā)平臺等，從而為用戶(hù)提供了一攬子的解決方案。 

　　2、多核DSP的應用 

　?。?）3G移動(dòng)通信 

　　多核DSP最重要的應用領(lǐng)域之一就是3G數字移動(dòng)通信。其中包括基站和移動(dòng)終端兩方面的應用?；舅褂玫腄SP更注重高性能，對成本和功耗不是非常敏感。而移動(dòng)終端要面向具體的用戶(hù)，設計時(shí)必須在功能、功耗、體積、價(jià)格等方面進(jìn)行綜合考慮，因此移動(dòng)終端對DSP處理器的要求更加苛刻。 

　　2G數字蜂窩電話(huà)的核心處理器都是基於雙處理器結構的，即包含1個(gè)DSP和1個(gè)RISC微控制器（MCU）。DSP用來(lái)實(shí)現通信協(xié)議棧中物理層協(xié)議的功能；而MCU則用來(lái)支援用戶(hù)操作介面，并實(shí)現上層通信協(xié)議的各項功能。 

　　3G數字移動(dòng)通信標準增加了通信帶寬，并更加強調高級數據應用，例如可視電話(huà)、GPS定位、MPEG4播放等。這就對核心處理器的性能提出了更高的要求，即能夠同時(shí)支持3G移動(dòng)通信和數據應用。在現代化的3G系統中，對處理速度的要求大概要超過(guò)60-130億次每秒運算。如果用現有的DSP，需要20-80片低功耗DSP晶片才能滿(mǎn)足要求。因此，承擔這一重任的多核DSP處理器晶片必須在功耗增長(cháng)不大的前提下大幅度提高性能，并且要具備強大的多任務(wù)實(shí)時(shí)處理能力。多核DSP在嵌入式操作系統的實(shí)時(shí)調度下，能夠將多個(gè)任務(wù)劃分到各個(gè)內核，大大提高了運算速度和實(shí)時(shí)處理性能。這些特點(diǎn)將使3G手機能夠同時(shí)支援實(shí)時(shí)通信和用戶(hù)互動(dòng)式多媒體應用，支援用戶(hù)下載各種應用程式。圖2給出了一種3G通信多核DSP處理器的架構。 

?。?）數字消費類(lèi)電子 

       DSP是數字消費類(lèi)電子產(chǎn)品中的關(guān)鍵器件，這類(lèi)產(chǎn)品的更新?lián)Q代非?？?，對核心DSP的性能追求也無(wú)越來(lái)越苛刻。 

　　由於DSP的廣泛應用，數字音響設備得以飛速發(fā)展，帶數碼控制功能的多通道、高保真音響逐漸進(jìn)入人們的生活。此外，DSP在音效處理領(lǐng)域也得到廣泛采用，例如多媒體音效卡。在語(yǔ)音識別領(lǐng)域，DSP也大有用武之地。Motorola公司等廠(chǎng)商正在開(kāi)發(fā)基於DS 
P的語(yǔ)音識別系統。 

　　數字視頻產(chǎn)品也大量采用高性能DSP。例如數碼攝像機，已經(jīng)能夠實(shí)時(shí)地對圖像進(jìn)行MPEG4壓縮并存儲到隨機的微型硬盤(pán)甚至DVD光碟上。此外，多核DSP還應用在視頻監控領(lǐng)域。這類(lèi)應用往往要求具有將高速、實(shí)時(shí)產(chǎn)生的多路視頻數字信號進(jìn)行壓縮、傳輸、存儲、重播和分析的功能，其核心的工作就是完成大數據量、大計算量的數字視頻/音頻的壓縮編碼處理。 

　?。?）智慧控制設備 

       汽車(chē)電子設備是這一領(lǐng)域的重要市場(chǎng)之一?，F代駕乘人員對汽車(chē)的安全性、舒適性和娛樂(lè )性等要求越來(lái)越高。多核的DSP也將逐漸進(jìn)軍這一領(lǐng)域。例如在主動(dòng)防御式安全系統中，ACC（自動(dòng)定速巡航）、LDP（車(chē)線(xiàn)偏離防止）、智慧氣囊、故障檢測、免提語(yǔ)音識別、車(chē)輛資訊記錄等都需要多個(gè)DSP各司其職，對來(lái)自各個(gè)傳感器的數據進(jìn)行實(shí)時(shí)處理，及時(shí)糾正車(chē)輛行駛狀態(tài)，記錄行駛信息。  

　　3、主流多核DSP介紹 

　?。?）同構多核DSP 

      這類(lèi)多核DSP內部集成了若干個(gè)結構對等的DSP核，不存在其他處理器核。 

　　A、AD公司Blackfin系列 

　　AD公司Blackfin系列采用雙Blackfin內核（每個(gè)內核性能高達756MHz/1512 MMAC，總和達到3024 MMAC），適用於要求苛刻的數字成像和消費類(lèi)多媒體應用；其328KByte的大片上存儲器可以用作每個(gè)內核單獨的L1存儲器系統，以及共用的L2存儲器空間。                

　                                 圖3 Blackfin系列雙核DSP功能圖 

　　該處理器采用類(lèi)RISC的寄存器和指令模式，易於編程和編譯優(yōu)化，同時(shí)具有先進(jìn)的跟蹤、調試和性能監測方式。Blackfin內核采用動(dòng)態(tài)功耗管理技術(shù)，可以改變電壓和頻率，從而為便攜式應用提供更長(cháng)的待機時(shí)間，面向應用的外設提供了與多種音頻/視頻轉換器和通用ADC/DAC的無(wú)縫連接。 

　　Blackfin系列的主要應用包括∶數碼相機、數碼攝像機、便攜式媒體播放機、數字視頻錄像機、機頂盒、消費類(lèi)多媒體、汽車(chē)可視系統、寬帶無(wú)線(xiàn)系統。 

　　B、TI公司TMS320VC5441 

       TI公司的TMS320VC5441浮點(diǎn)DSP內部集成了4個(gè)C54x核，每個(gè)核具有192KB的局部存儲器、3個(gè)多通道緩沖串口、DMA、定時(shí)器等部件。每個(gè)子系統都具有獨立的程式和數據空間，可以同時(shí)訪(fǎng)問(wèn)指令和數據。該DSP采用了很多并行訪(fǎng)存指令，可以在一拍內完成2讀1寫(xiě)操作，從而大大提高了并行性。片內共用512KB的程式存儲器。

      圖4給出了該DSP的組成結構。 

                                    圖4 TMS320VC5441功能圖 

　　C、飛思卡爾MSC8144 

　　飛思卡爾半導體第三代多核DSP——MSC8144基於下一代SC3400 StarCore技術(shù)。這款DSP面向下一代有線(xiàn)和無(wú)線(xiàn)基礎設施應用，提供語(yǔ)音、視頻和數據服務(wù)，并帶來(lái)領(lǐng)先的性能和低系統成本以及顯著(zhù)提高的通道密度。 

                                      圖5飛思卡爾MSC8144功能圖 

　　MSC8144將4個(gè)頻率為1GHz的StarCore DSP內核相集成，提供業(yè)界最高的千兆赫茲級性能，相當於1個(gè)4GHz單核DSP。它在單個(gè)產(chǎn)品中集成業(yè)界最高的10.5MB嵌入式存儲器，實(shí)際上降低了對附加外部存儲器的需求，同時(shí)保持具有競爭力的成本和每通道功耗。 

       MSC8144 DSP基於具有更深流水線(xiàn)的增強型SC3400 DSP內核，該內核能夠提供很高的時(shí)鐘速率，并增加了新的單指令多數據（SIMD）指令，提供精確的異常和分支預測。SC3400內核還支持適用於維特比（Viterbi）和視頻演算法的經(jīng)過(guò)改進(jìn)的專(zhuān)用指令，每個(gè)內核周?chē)加懈咝У?6KB指令緩存、32KB數據緩存，以及用於存儲和任務(wù)保護的MMU（存儲管理單元），使用戶(hù)能夠開(kāi)發(fā)強大的軟件。

　　飛思卡爾的CodeWarrior集成開(kāi)發(fā)環(huán)境（IDE）包括高級優(yōu)化C/C++編譯程式、整合工具、周期和指令精確模擬器、設備驅動(dòng)和操作系統。該工具箱還帶有一整套硬體開(kāi)發(fā)平臺和參考板設計。同時(shí)，OEM還可以注冊購買(mǎi)飛思卡爾及其第三方生態(tài)系統合作夥伴的優(yōu)化多媒體編解碼器和軟件框架。

　　MSC8144 DSP的主要特性包括∶2個(gè)千兆乙太網(wǎng)介面，支援SGMII和RGMII，另外還有16位元UTOPIA介面，支援ATM；QUICC Engine技術(shù)實(shí)施了雙RISC內核，可以降低DSP內核的通信任務(wù)負荷，從而增強整體系統性能；4X/1X Serial RapidIO介面，提供高吞吐量和強大數據包傳輸；2048 TDM DS-0通道，處理與PSTN網(wǎng)絡(luò )的連接；10.5M內部存儲器，提供業(yè)界最大的嵌入式存儲器；高級DDR-I/II控制器，提供連接高速行業(yè)標準存儲器的介面；66MHz的32位元PCI總線(xiàn)介面，提供更多的高速連接。 

　　在有線(xiàn)基礎設施應用方面，MSC8144提供了運營(yíng)商級中繼、企業(yè)VoIP媒體網(wǎng)關(guān)、視頻會(huì )議服務(wù)器等眾多應用的DSP解決方案。另外，MSC8144提供的無(wú)線(xiàn)應用包括∶無(wú)線(xiàn)語(yǔ)音代碼轉碼，IP多媒體子系統（IMS）網(wǎng)關(guān)，視頻多點(diǎn)會(huì )議，3G、Super 3G和WiMax基站的基帶卡以及無(wú)線(xiàn)網(wǎng)絡(luò )控制器（RNC）中的第2層處理。 

　?。?）異構多核DSP 

　　異構多核DSP是最常見(jiàn)的一類(lèi)多核DSP，其中既包含DSP核，又包含用於控制的MCU（微控制器）核，從而充分發(fā)揮DSP的處理速度和MCU的控制功能。 　　

       單晶片并行MIMD（多指令多數據）DSP。其中集成了一個(gè)性能為100MFLOPS的32位RISC浮點(diǎn)CPU核、4個(gè)32位并行處理DSP、一個(gè)傳輸控制器（TC）、一個(gè)視頻控制器（VC）。所有的處理器通過(guò)Crossbar進(jìn)行耦合，共用50KB的片上RAM，每秒可以完成20億次運算。該處理器主要面向軍用領(lǐng)域。 

　　這類(lèi)DSP的典型代表。圖6給出了最新推出的OMAP2420的組成結構。該處理器采用90nm工藝，集成了主頻為330MHz的ARM1136核、TMS320C55x DSP核、2D/3D圖形加速器、圖像與視頻加速器、共用存儲控制器/DMA等，能夠實(shí)現30幀每秒VGA解析度的全動(dòng)態(tài)視頻編解碼。 

        
                            圖6 TI公司OMAP處理器的硬體結構 

　　B、Cradle公司CT3616 

　　DSP領(lǐng)域的後起之秀，其高性能CT3616處理器內部集成了16個(gè)DSP核與8個(gè)GPP（通用處理器）核，主頻375MHz，能夠進(jìn)行16路MPEG4 SP@L3實(shí)時(shí)編碼，最高DSP性能達到96G MAC運算?？删幊蘄/O是該處理器的另外一大特色，共有144個(gè)可編程的I/O引腳，允許用戶(hù)自定義介面。該處理器集成的DDR DRAM介面可以?huà)旖?33MHz的DDR存儲器。全晶片的功耗僅僅為4.5W，可以應用於音頻/視頻編碼、多路監控、系統控制等領(lǐng)域。 

　　C、瑞薩半導體SuperH系列 

　　瑞薩科技SuperH系列集成了32位元SH-2A CPU核心的DSP產(chǎn)品可用於工業(yè)、辦公自動(dòng)化和消費電子應用的設備控制。由於SH-2A CPU核心與SH-2保持指令的向上相容性，可提供更高的處理性能和ROM編碼效率，可以滿(mǎn)足市場(chǎng)對更高性能的需求。

                                圖7 瑞薩科技SH-2A核心架構 

　　其中，最近發(fā)布的帶有片上閃存的SH7211F集成了可提供卓越實(shí)時(shí)控制能力的高性能SH-2A CPU核心，在160MHz運行條件下可以實(shí)現大約320 MIPS（每秒百萬(wàn)指令）的高處理性能。與SH-2 CPU核心相比，在同樣的工作頻率下其處理性能大約提高了1.5倍，與運行於80MHz最高工作頻率的SH-2產(chǎn)品相比，性能大約提高了3倍。其指令集的向上相容性保證了可使用現有的程式，同時(shí)可以提高大約25%的ROM編碼效率，并可減少存儲程式的存儲器容量。 

　　SH-2A CPU核心在實(shí)時(shí)能力也有所改進(jìn)。15個(gè)寄存器組專(zhuān)門(mén)用於CPU的中斷，中斷處理的反應周期已從SH-2的37個(gè)周期減少到SH-2A的6個(gè)周期。由於更高的工作頻率和更短的反應周期，在160MHz工作條件下運行的SH-2A的程式開(kāi)始反應時(shí)間的中斷信號已減少到在80 MHz條件下運行的SH-2反應時(shí)間的大約1/12。這樣，就可以在中斷事件發(fā)生時(shí)，實(shí)現快速的程式切換，從而提供高質(zhì)量的實(shí)時(shí)控制。 

       SH7211F還包括了適用於諸如AC伺服系統和變頻器等強調實(shí)時(shí)控制能力的高檔工業(yè)設備的各種外設功能。這些功能是具有3相PWM（脈沖寬度調制）輸出能力的、8個(gè)12個(gè)位A/D轉換器通道，以及2個(gè)8位D/A轉換器通道變頻設備使用的MTU2和MTU2S電機控制應用的理想選擇。其通信功能包括有助於外圍設備通信的I2C總線(xiàn)介面通道和具有16級FIFO的4通道串列通信介面。外部數據總線(xiàn)能夠支持閃存ROM、SRAM、SDRAM、突發(fā)ROM、多工I/O，這些都可以通過(guò)總線(xiàn)狀態(tài)控制器進(jìn)行設置，使各種存儲器能夠進(jìn)行直接連接而無(wú)須使用外部元件。 

　　D、picoChip公司picoArray多重核心處理器 

　　picoChip針對新一代無(wú)線(xiàn)系統的picoArray多重核心處理器陣列元件——PC202、PC203及PC205為高整合度、高效能、低成本之DSP。三款元件均內建約200個(gè)以上的處理器，提供超過(guò)100GIPs與25GMACs的運算效能，大幅領(lǐng)先舊有的單核心DSP。  
                  

                     圖8 picoArray多重核心處理器陣列元件原理 

　　其中，PC202與205亦內建一個(gè)性能強悍的ARM9處理器。所有新產(chǎn)品均采用標準C語(yǔ)言或組譯語(yǔ)言撰寫(xiě)程式碼，讓客戶(hù)能利用其開(kāi)發(fā)完整的軟體無(wú)線(xiàn)電系統，此外并針對WiMAX(16d與16e)以及WCDMA(包括HSDPA，并能升級至HSUPA)提供完整的參考設計方案。 

        PC202內建198個(gè)數位訊號處理器，以及一個(gè)負責控制與MAC功能的ARM 926EJ-S處理器，以鎖定各種追求低成本的應用，例如WiMAX客戶(hù)端系統與存取設備、以及WCDMA毫微微蜂巢式(家用基地臺)設備。 

　　PC203內含248個(gè)處理器，系專(zhuān)為基地臺(BS)應用所設計，能協(xié)助業(yè)者開(kāi)發(fā)出支援各種熱門(mén)無(wú)線(xiàn)通訊協(xié)定的產(chǎn)品，例如WiMAX與HSDPA/HSUPA，包括支援如MIMO與波束成型等先進(jìn)演算法，C203尚能搭配外部控制處理器或網(wǎng)路處理器，開(kāi)發(fā)出大型基地臺產(chǎn)品。 

　　此三款晶片均內建加密引擎，針對高速傅立葉轉換/反向高速傅立葉轉換、Viterbi、以及渦輪高速解碼器(包括符合16e規格的CTC)，此功能完全整合至picoChip的互連架構與開(kāi)發(fā)環(huán)境，讓業(yè)者能輕易進(jìn)行編程、整合、以及驗證。 

　　另外，每個(gè)處理器均為功能完備的DSP，內含16x16乘數器與40位元累加器、內部指令與資料記憶體，采用一套改良式三路超長(cháng)指令字元(LIW)架構，此意味著(zhù)處理器可執行乘數-累加(MAC)指令，每個(gè)周期最多可處理三個(gè)其他指令。PC203與PC205內含的248個(gè)處理器，運作時(shí)脈達160MHz，即使在針對如Turbo與Viterbi解碼與加密作業(yè)時(shí)，亦能達到約160 GIPS的無(wú)線(xiàn)通訊加速效能。 

　?。?）DSP核+協(xié)處理器 

　　這類(lèi)DSP一般針對某一類(lèi)應用集成專(zhuān)用的協(xié)處理器，從而對DSP實(shí)現演算法加速。TI的研究表明，對於像MPEG4編解碼這樣的任務(wù)，使用協(xié)處理器可以降低50%的DSP負荷，從而平衡系統功耗。 

　　該DSP除了包含一個(gè)功能強大的C64x DSP核之外，還集成了一個(gè)維特比協(xié)處理器（VCP）和一個(gè)Turbo解碼協(xié)處理器。其中維特比協(xié)處理器用於語(yǔ)音和低碼率數據通道解碼，支持500個(gè)8Kb/s碼率的語(yǔ)音通道，并且可以對強制長(cháng)度、碼率和幀長(cháng)度等解碼參數進(jìn)行編程。Turbo協(xié)處理器用於高碼率數據通道的解碼，支持35個(gè)384Kb/s碼率的數據通道。 

　　B、飛思卡爾MSC8126 

　　飛思卡爾半導體公司的MSC8126也是一個(gè)集成了協(xié)處理器的多核DSP。該DSP集成了4顆StarCore DSP核、一個(gè)Turbo協(xié)處理器、一個(gè)維特比協(xié)處理器、UART介面、4個(gè)TDM串列介面、32個(gè)通用定時(shí)器、乙太網(wǎng)介面

                                 圖9飛思卡爾MSC8126內部功能 
　　

      該DSP在最先進(jìn)的90nm工藝下生產(chǎn)，在400MHz主頻下，其4個(gè)擴展內核可以達到最高每秒6400MMAC(百萬(wàn)次乘加操作)的性能。除了每個(gè)DSP核內包含228KB的M1存儲器之外，片內還集成了476KB的共用M2存儲器。支援可變長(cháng)指令 
是該DSP的另外一個(gè)特點(diǎn)。

　　4、DSP展望

　　Forward Concepts的Will Strauss表示∶DSP技術(shù)的演繹趨勢是多重核心處理器。未來(lái)10年，全球DSP產(chǎn)品將向著(zhù)高性能、低功耗、加強融合和拓展多種應用發(fā)展，DSP晶片將越來(lái)越多地滲透到各種電子產(chǎn)品當中，成為各種電子產(chǎn)品尤其是通信類(lèi)電子產(chǎn)品的技術(shù)核心，將會(huì )越來(lái)越受到業(yè)界的青睞。

　　據TI預測，到2010年，DSP晶片的集成度將會(huì )增加11倍，在單個(gè)晶片內將能集成5億蘋(píng)晶體管。目前DSP的生產(chǎn)工藝已開(kāi)始從0.35mm轉向0.25mm、0.18mm，預計到2005年，DSP晶片的工藝將達到0.075mm的更高水準，屆時(shí)，將能夠在一塊僅有拇指大小的單個(gè)晶片上集成8個(gè)DSP內核?！　?/p>