基于TMS320DM642的多路視頻采集處理板卡的硬件設計

        針對構建高穩定性、高魯棒性的多媒體數字監控系統設計并實(shí)現了一款基于TMS320DM642型數字信號處理器的四路實(shí)時(shí)MPEG-4視頻采集兼壓縮處理PCI板卡。

        詳細介紹TMS320DM642的硬件架構、板卡的硬件構成和核心模塊的實(shí)現，分析板卡設計中的難點(diǎn)及關(guān)鍵技術(shù)。實(shí)驗結果表明，該板卡在不降低視頻質(zhì)量的前提下能夠滿(mǎn)足對4路CIF分辨率的視頻圖像進(jìn)行采集、實(shí)時(shí)編碼和通過(guò)PCI接口傳輸的要求，為遠程視頻監控提供有效的硬件支持，具有廣闊的市場(chǎng)前景。

       1 引言
   

       視頻監控系統是安全防范系統的重要組成部分，也是一種防范能力較強的綜合系統。視頻監控系統以其直觀(guān)、方便、信息內容豐富而廣泛應用于許多領(lǐng)域。近年來(lái)，隨著(zhù)計算機、網(wǎng)絡(luò )及圖像處理、傳輸技術(shù)的飛速發(fā)展，視頻監控技術(shù)也得到長(cháng)足的進(jìn)步，集多媒體技術(shù)、數字圖像處理和遠程網(wǎng)絡(luò )傳輸等最新技術(shù)為一體的多媒體數字監控系統正在逐步取代傳統的模擬視頻監控系統。目前，市場(chǎng)上專(zhuān)用的視頻壓縮電路只能實(shí)現一種壓縮算法，靈活性和可擴展性較差，基本不具備在此基礎上進(jìn)行二次開(kāi)發(fā)的能力；各種基于ISA、PCI等總線(xiàn)的圖形采集卡也能在市場(chǎng)上買(mǎi)到，但價(jià)格較貴，且處理功能簡(jiǎn)單，二次開(kāi)發(fā)效率低，不能很好地滿(mǎn)足用戶(hù)的特殊需要。
   

       為了適應多媒體通信技術(shù)的發(fā)展，美國德州儀器公司推出一款針對視頻和圖像解決方案的TMS320DM642型高性能數字媒體處理器，它是TI公司C6000系列DSP中最新的定點(diǎn)DSP，其核心是C6416型高性能數字信號處理器，具有極強的處理性能、高度的靈活性和可編程性，同時(shí)外圍集成了非常完整的音頻、視頻和網(wǎng)絡(luò )通信等設備及接口，特別適用于機器視覺(jué)、醫學(xué)成像、網(wǎng)絡(luò )視頻監控、數字廣播以及基于數字視頻/圖像處理的消費類(lèi)電子產(chǎn)品等高速DSP應用領(lǐng)域。筆者針對市場(chǎng)客戶(hù)的需求，設計并實(shí)現了一款以TVP5150為視頻輸入解碼器、以PCMl801為音頻輸入采集電路、以TMS320DM642型DSP為核心處理器的多路視頻采集兼壓縮處理PCI板卡，并將其應用于構建高穩定性、高魯棒性的多媒體數字監控系統，取得了較好的社會(huì )效益和經(jīng)濟效益。

       2 TMS320DM642的硬件架構
   

       TMS320DM642采用第二代高性能、先進(jìn)的超長(cháng)指令字velociTI.2結構的DSP核及增強的并行機制，在720 MHz的時(shí)鐘頻率下，其處理性能為5 760Ml/s，使得該款DSP成為數字媒體解決方案的首選產(chǎn)品。它不僅擁有高速控制器的操作靈活性，而且具有陣列處理器的數字處理能力。TMS320DM642的外圍集成了非常完整的音頻、視頻和網(wǎng)絡(luò )通信接口，主要包括：
   

       3個(gè)可配置的視頻端口(VPORTO-2)，能夠與通用的視頻編、解碼器實(shí)現無(wú)縫連接，支持多種視頻分辨率及視頻標準，支持RAW視頻輸入/輸出、傳輸流模式；
     1個(gè)10/100Mb/s以太網(wǎng)接口(EMAC)，符合IEEE 802.3標準；
     1個(gè)多通道帶緩沖音頻串行端口(McASP)，支持I2S、DIT、S/PDIF、IEC60958-1、AES-3、CP-430等音頻格式；
     2個(gè)多通道帶緩沖串行端口(McBSP)，采用RS232電平驅動(dòng)；
     1個(gè)VCXO內插控制單元(VIC)，支持音/視頻同步；
     1個(gè)32位、66MHz、3.3 V主/從PCI接口，遵循PCI2.2規范；
     1個(gè)用戶(hù)可配置的16/32位主機接口(HPI)；
     1個(gè)16位通用輸入/輸出端口(GPIO)；
     1個(gè)64位外部存儲器接口(EMIF)，能夠與大多數異步存儲器(SRAM、EPROM)及同步存儲器(SDRAM、SBSRAM、ZBT SRAM、FIFO)無(wú)縫連接，最大可尋址外部存儲器空間為1 024MB；
     1個(gè)具有64路獨立通道的增強型直接內存訪(fǎng)問(wèn)控制器(EDMA)；
     1個(gè)數據管理輸入/輸出模塊(MDIO)；
     1個(gè)I2C總線(xiàn)模塊；
     3個(gè)32位通用定時(shí)器；
     1個(gè)符合IEEE 1149.1標準的JTAG接口及子板接口等。
     有關(guān)TMS320DM642的詳細性能介紹請參照其數據手冊。

       3 多路視頻采集處理板卡硬件設計
   

       基于TMS320DM642的多路視頻采集處理板卡的主要硬件功能模塊包括視頻輸入解碼模塊、音頻輸入采集模塊、核心DM642型DSP模塊、外部存儲模塊、PCI總線(xiàn)驅動(dòng)控制模塊及電源管理模塊等?；竟ぷ髟硎怯蒀CD攝像頭采集輸入的模擬視頻信號，經(jīng)過(guò)視頻解碼器轉換成數字視頻信號，由拾音器采集輸入的模擬音頻信號經(jīng)過(guò)音頻采集電路轉換成數字音頻數據，送到DM642，DM642再將采集的音、視頻數據用MPEG-4標準編碼壓縮后通過(guò)PCI接口傳送到PC上位機，構成數字監控系統。本板卡的總體設計功能框圖及接口信號示意圖如圖1所示，主要由1個(gè)TMS320DM642GDK(DSP)、4個(gè)TI公司的TVP5150AMl(視頻解碼器)、2個(gè)TI公司的PCMl801U(音頻采集電路)、2個(gè)Hynix公司的HY57V283220TP-6(SDRAM)、1個(gè)SN74CBTl6233DGGR(PCI總線(xiàn)橋接電路)以及AMSl085CM和AMSl086CD(電源管理電路)等組成。

       3.1 視頻輸入解碼模塊
   

       視頻輸入解碼模塊由4個(gè)TVP5150型視頻解碼器及外圍電路組成，主要功能是將每一路CCD攝像頭采集輸入的標準PAL制電視模擬信號發(fā)送到視頻解碼器，完成視頻圖像的箝位及抗混疊濾波等預處理、模擬數字化轉換及亮度/色度、水平/垂直同步等信號的分離，實(shí)現模擬視頻信號轉換為數字并行信號BT.656碼流格式。TVPSl50可將基帶模擬NTSC、PAL及SECAM視頻信號轉換成數字分量視頻信號，正常工作時(shí)的功耗僅為115 mW，售價(jià)比同系列TI產(chǎn)品更低，并且具有業(yè)界最小尺寸的32引腳超薄方型扁平封裝(TQFP)。TVPSl50支持2個(gè)復合端子或1個(gè)S端子輸入，可輸出ITU-RBT.656，并支持Macrovision復制保護及高級VBI功能。
   

       DM642視頻口0、1中的一部分(VPO/A、VPI/A)及視頻口2(VP2/A、VP2/B)分別掛接1個(gè)TVP5150，視頻采集的數據格式為YUV4：2：2，分辨率為CIF(352x288)大小。視頻輸入解碼模塊接口電路原理功能框圖如圖2所示。系統將2個(gè)電路的I2C總線(xiàn)接口SCL和SDA分別互連，TVP5150的視頻輸出口YOUT[0-7]和DM642 VPORT口的VPOD[9-2]相連，TVPSl50的系統時(shí)鐘SCLK和DM642VPORT口的VPOCLK0相連。由于采用ITU-R BT.656碼流格式，圖像的水平同步、垂直同步、場(chǎng)同步等同步信號已內嵌在視頻數據流中，并且考慮到DM642每個(gè)VPORT口預留的3個(gè)用以接收同步信號的VPOCTL[0-2]控制引腳，只能滿(mǎn)足一路視頻同步信號的要求，所以在設計過(guò)程中省略同步信號線(xiàn)的連接。

       TVP5l50雖然不支持縮放(Scaling)功能，但是可以截取屏幕的一部分再傳輸給DM642作后續的壓縮處理。具體操作是在對應的寄存器中選擇視頻流的起始行和結束行，控制圖像的縱向長(cháng)度，選擇單行的起始位置和結束位置并利用圖像的AVID功能控制圖像的水平寬度。
   

       DM642對TVP5l50內部寄存器的訪(fǎng)問(wèn)通過(guò)I2C總線(xiàn)實(shí)現，在與TVP5l50應答過(guò)程中需要從器件TVP5150的地址0x101lIOXl，其中X代表0或者1，并可以在系統上電時(shí)配置。TVP5150在上電時(shí)會(huì )根據YOUT[7]上的電位高低決定X代表O，還是1。這樣，TVP5l50作為從器件的地址只有2個(gè)：Oxl0111001和0x10111011。DM642要與4個(gè)TVP5I50通信，一路I2C總線(xiàn)是不夠的，需要通過(guò)GPIO接口利用軟件模擬I2C總線(xiàn)時(shí)序，配置另外兩個(gè)TVP5150。
   

       采集輸出的數字視頻數據送入DM642VPORT端口的5 120 Bytes大小的緩沖區。TVP5150在本地時(shí)鐘的控制下通過(guò)EDMA通道自動(dòng)向DM642 VPORT端口緩沖區單元發(fā)送數據，當采集完一場(chǎng)數據時(shí)產(chǎn)生DMA中斷，并在DMA中斷服務(wù)程序中根據實(shí)際需要完成相應的視頻處理，經(jīng)過(guò)實(shí)時(shí)編碼壓縮后的視頻數據存儲到外部SDRAM中。硬件電路需要提供TVP5150所需要的14.31818 MHz時(shí)鐘頻率，DM642可通過(guò)I2C總線(xiàn)對TVP5150的參數進(jìn)行設置。

       3.2 音頻輸入采集模塊
   

       音頻輸入采集模塊由2個(gè)PCMl801U型音頻采集電路及其外圍電路組成，主要功能是對由拾音器采集輸入的模擬音頻信號進(jìn)行采樣，然后將其轉換為DSP可以處理的數字音頻數據格式。PCMl801U是采用5V工作電壓的雙聲道16位音頻模/數(A/D)轉換器，包括1個(gè)單端-差分模擬前端、1個(gè)5階△一∑調制器(64倍重復取樣)、1個(gè)內部高通數字均分濾波器。
   

        DM642視頻口0、l中的剩余部分(VPO/B、VPl/B)配置為McASP，與1個(gè)PCMl801U連接，實(shí)現音頻的輸入采集功能。用PCMl801U的左、右2個(gè)16位音頻聲道獲取4路音頻通道的數字化數據，音頻采集的數據格式為每路單聲道、44.1 kHz采樣率，每個(gè)采樣數據用8位量化。采集輸出的數字音頻數據通過(guò)McASP傳給DSP的輸入緩沖區單元，當設定用于存放音頻采樣數據的緩存器滿(mǎn)時(shí)產(chǎn)生DMA中斷，并在DMA中斷服務(wù)程序中根據實(shí)際設定情況處理音頻數據，經(jīng)過(guò)實(shí)時(shí)編碼壓縮后的音頻數據存儲到外部SDRAM中。DSP通過(guò)I2C總線(xiàn)實(shí)現對音頻采集電路的編程，以控制采樣速率、音頻源、音量等具體參數。硬件電路需要提供音頻采集電路需要的工作時(shí)鐘，筆者使用的時(shí)鐘是11.2896 MHz。音頻輸入采集模塊接口電路原理功能框圖如圖3所示。

       3.3 核心DM642 DSP模塊
   

       核心DM642 DSP模塊由1個(gè)TMS320DM642型數字媒體處理器及其外圍電路組成，主要對采集到內部輸入緩存的數字音、視頻數據流進(jìn)行處理及壓縮。視頻圖像信號的壓縮一般屬于有損壓縮，同時(shí)系統又必須滿(mǎn)足編碼的實(shí)時(shí)性，所以采用定點(diǎn)DSP可較好地滿(mǎn)足整個(gè)壓縮系統對精度和速度的要求。該板卡設計采用的DM642是專(zhuān)門(mén)為圖像視頻領(lǐng)域的應用而設計的，有完備的片外接口，能夠比較方便地擴展片外存儲器等外設。
   

       C64xx系列DSP有大量的字節可設定的地址空間，程序代碼和數據可被存儲在統一標準的32位地址空間的任何位置。表l所示的內存映射顯示了本板卡采用的DM642處理器的地址空間。在默認狀態(tài)下，內部的寄存器從0x00000000地址空間開(kāi)始存儲。一部分存儲器由軟件重新映射為L(cháng)2高速緩存。DM642的EMIF有4個(gè)獨立的可設定地址的區域，稱(chēng)為電路使能空間(CEO-3)。本板卡合并形成了64位長(cháng)的外部存儲器端口，將地址空間分割成4個(gè)電路使能區，允許對地址空間進(jìn)行8位、16位、32位和64位的同步或不同步的存取。目前，板卡使用電路使能區CEO，并將其分配給64位的SDRAM總線(xiàn)。CEl-3的電路使能區暫不使用，可以作為今后的擴展，以便分配給8位Flash、UART、FPGA和子板接口等使用。
   

       本板卡在CE0空間連接了64位的SDRAM總線(xiàn)，與2個(gè)HY57V283220TP-6相連以構成SDRAM。每個(gè)HY57V283220TP-6均為32位數據總線(xiàn)的SDRAM，其中，高32位存儲在1個(gè)SDRAM中，低32位存儲在另1個(gè)SDRAM中，從而滿(mǎn)足DM642 64位數據總線(xiàn)的要求。32 MB的SDRAM空間用來(lái)存儲程序、數據和視頻信息?？偩€(xiàn)由外部PLL驅動(dòng)設備控制，運行在133 MHz的最佳狀態(tài)。SDRAM的刷新由DM642自動(dòng)控制。

        DM642可配置EMIF時(shí)鐘的原始值。本板卡的ECLKIN引腳選用默認值，也可通過(guò)分頻CPU時(shí)鐘控制EMIF的時(shí)鐘頻率。在初始化時(shí)通過(guò)對E-CLKINSEL0和ECLKINSEL1引腳的操作進(jìn)行設置，它們與EAl9引腳和EA20引腳共同分享EMIF的地址空間。

       3.4 PCI總線(xiàn)驅動(dòng)控制模塊
   

       PCI總線(xiàn)驅動(dòng)控制模塊由1個(gè)SN74CBTl6233型PCI總線(xiàn)橋接電路及其外圍電路組成。本模塊中的信號按照功能可以分為系統信號、地址數據復用信號和接口控制信號等。系統信號包括CLK和RST，為系統提供時(shí)鐘和復位。對地址數據復用信號來(lái)說(shuō)，在總線(xiàn)傳輸操作周期中，1個(gè)PCI總線(xiàn)周期由1個(gè)地址段和緊隨其后的1個(gè)或多個(gè)數據段組成，其中AD[0-31]是地址數據復用總線(xiàn)，可為PCI接口電路提供地址和數據信號；復用引腳PCBE[0-3]為PCI接口電路提供總線(xiàn)命令信號和字節允許信號。接口控制信號主要由FRAME、TRDY、IRDY和DE-VSEL等信號組成，其中，FRAME信號是總線(xiàn)周期構成信號，由當前總線(xiàn)中主設備驅動(dòng)，表明1個(gè)總線(xiàn)周期的開(kāi)始和延續；TRDY是目標設備就緒信號，在寫(xiě)操作中，TRDY有效表明從設備已準備好接收數據，而在讀操作中，TRDY有效則表明AD[0-31]上已有有效數據；IRDY表明驅動(dòng)設備已準備好數據；DEVSEL為設備選擇信號，當其有效時(shí)，說(shuō)明驅動(dòng)它的主設備已將其地址譯碼作為當前操作的目標設備，該信號作為輸入信號時(shí)，DEVSEL用來(lái)表示總線(xiàn)上已有目標設備被選中。其他PCI總線(xiàn)所需但本系統不用的信號則可用高阻態(tài)代替。PCI總線(xiàn)驅動(dòng)控制模塊接口電路原理功能框圖如圖4所示。

       本板卡使用DM642型DSP片內集成的1個(gè)主/從模式的PCI接口與PCI總線(xiàn)相連，該接口支持PCI 2.2規范，通過(guò)PCI總線(xiàn)能夠實(shí)現DSP與PCI主機的互連。主機可以通過(guò)DM642的PCI接口訪(fǎng)問(wèn)整個(gè)片內RAM及外部存儲器。DSP的EMIF通過(guò)EDMA將數據傳輸到DSP的內存中，EMIF支持同步FIFO，為了能夠使PCI總線(xiàn)實(shí)時(shí)讀出視頻壓縮數據流，并及時(shí)地傳送給主機，本系統采用了中斷機制。當FIFO滿(mǎn)時(shí)，DSP產(chǎn)生一個(gè)中斷信號，通知PCI接口模塊啟動(dòng)DMA，需傳輸的數據經(jīng)FIFO由DSP利用DMA傳輸方式在計算機和板卡間實(shí)現視頻壓縮碼流的高速傳輸，在提供高速傳輸接口的同時(shí)不影響其他DMA操作。

       3.5 電源管理模塊
   

       本板卡通過(guò)PCI插槽供電，選用AMSl085和AMSl086提供板卡正常工作時(shí)的穩壓電源。AMSl085、AMSl086均為3端可調節穩壓集成電路，AMSl085輸出電流為3 A、輸出電壓為1.5 V/3.3 V.5.O V，AMSl086的輸出電流為1.5 A、輸出電壓為1.5 V/1.8V/3.3 V/5.0 V。它們比較容易使用，而且都有短路電流保護以及過(guò)熱保護等防護措施，具有高精度的輸出電壓及工作穩定性。設計時(shí)，內部+5 V輸入電源被整流為+1.4 V、+1.8 V和+3.3V，其中，+1.4 V電壓提供給DSP處理器，+1.8 V電壓提供給TVP5150，+3.3 V電壓提供給DSP內的I/O和板卡上其他電路。3.3 V和1.4 V電源之間應連接肖特基二極管，保證給DM642內核和外部端口同時(shí)供電。

       4 板卡設計的難點(diǎn)及關(guān)鍵技術(shù)
   

       本設計方案中．處理器的主頻高達720 MHz，SDRAM的最高頻率為133 MHz，這對信號完整性及電磁兼容性都是極大的挑戰。在多路視頻采集處理板卡的PCB設計中突出體現以下難點(diǎn)：
   

       一是時(shí)序問(wèn)題，工作頻率的提高和信號上升/下降時(shí)間的縮短，首先會(huì )使設計系統的時(shí)序余量縮小甚至出現時(shí)序方面的問(wèn)題。
       二是傳輸線(xiàn)效應導致的信號振蕩、過(guò)沖和下沖都會(huì )對設計系統的故障容限、噪聲容限及單調性造成很大的威脅。
       三是信號沿的時(shí)間下降到l ns后，信號之間的串擾成為很重要的問(wèn)題。
       四是當信號沿的時(shí)間接近0.5 ns時(shí)，電源系統的穩定性和電磁干擾(EMI)也十分關(guān)鍵。
   

       多路視頻采集處理板卡PCB的設計策略如下所述：
  

         (1)高速數字電路設計
   

       為了更快地推出更高性能的產(chǎn)品，電路板設計按6層板考慮，在元器件布局及布線(xiàn)過(guò)程中嚴格遵守高速電路設計原則，為確保系統功能的實(shí)現及整機性能指標達到檢測標準，在PCB布線(xiàn)時(shí)需要特別注意串接電阻降低高速電信號反射的影響及保證同一組數據同步到達。由于信號在頂層、底層與中間層的傳輸阻抗和傳輸速率不一樣，因此應盡量將接到同一器件的信號線(xiàn)分布在同一層上，并使導線(xiàn)長(cháng)度相等。
   

       (2)電源設計
   

       電源是系統正常工作的基礎，一般來(lái)說(shuō)，只要電源工作正常，都可以通過(guò)JTAG口將程序下載到DM642中，進(jìn)而調試其他的模塊。在設計中，應使用足夠多的電源層和地層，對AVDD、DVDD、AGND、DGND分層設計，并將模擬地與數字地單點(diǎn)接地，這樣可以避免模擬電路與數字電路相互影響。

       5 結束語(yǔ)
   

       筆者在引進(jìn)和消化TMS320DM642的多媒體數字處理技術(shù)的基礎之上，成功研發(fā)了這款多路視頻采集處理板卡。本板卡結構緊湊、功能完善、性能可靠、音/視頻效果優(yōu)異、系統升級方便。目前，業(yè)內的主流還是基于CIF分辨率的監控記錄，今后高分辨率(D1)的監控記錄以及采用H.264技術(shù)的編碼壓縮產(chǎn)品的市場(chǎng)需求將逐漸增加，給算法優(yōu)化及處理器能力的提升提出了新的課題，這將是下一步關(guān)注的重點(diǎn)。