基于SOPC的多功能車(chē)輛息線(xiàn)控制器設計

　　摘要 簡(jiǎn)要介紹傳統的MVB通信控制器芯片MVBC的結構及功能;通過(guò)深入研究MVB底層通信協(xié)議，設計出符合IEC-61375標準用于網(wǎng)絡(luò )連接的MVB總線(xiàn)訪(fǎng)問(wèn)IP(Intellectual Property)核;基于SOPC的設計思想。利用SOPC Builder在一片FPGA上集成了32位NiosII軟核處理器和MVB總線(xiàn)訪(fǎng)問(wèn)IP核，以及一些必需的外圍組件，并給出MVB控制器的設計實(shí)現方案。

　　關(guān)鍵詞 多功能車(chē)輛總線(xiàn)(MVB) MVBC SOPC 總線(xiàn)訪(fǎng)問(wèn)IP核

　　引 言

　　基于分布式控制的MVB(多功能車(chē)輛總線(xiàn))是IEC61375-l(1999)TCN(列車(chē)通信網(wǎng)絡(luò )國際標準)的推薦方案，它與WTB(絞線(xiàn)式列車(chē)總線(xiàn))構成的列車(chē)通信總線(xiàn)具有實(shí)時(shí)性強、可靠性高的特點(diǎn)。列車(chē)車(chē)輛的現代化發(fā)展趨勢與可靠性、安全性、通信實(shí)時(shí)性的要求，使MVB逐漸成為下一代車(chē)輛的通信總線(xiàn)標準。MVB作為快速的過(guò)程控制優(yōu)化的總線(xiàn)，能提供最佳的響應速度.是主要用于有互操作性和互換性要求的互聯(lián)設備之間的串行數據通信總線(xiàn)，適合用作車(chē)輛總線(xiàn)，對于固定編組的列車(chē)，MVB也可以用作列車(chē)總線(xiàn)，如圖1所示。

　　隨著(zhù)系統集成技術(shù)的不斷成熟，出現了一種新興的產(chǎn)業(yè)，即IP(Intellcctual Property，知識產(chǎn)權)產(chǎn)品及模塊化設計。在集成電路設計中，IP特指可以通過(guò)知識產(chǎn)權貿易，在各設計公司間流通的實(shí)現特定功能的電路模塊。IP核的奉質(zhì)特征是可鶯用性，通常滿(mǎn)足良好的通用性、可移植性及絕對正確3個(gè)基本特征，是未來(lái)SOPC(System OnProgrammable Chit))設計的核心。要使SOPC設計成功，就要更多地采用知識產(chǎn)權(IP)復用，以快速地完成設計，得到價(jià)格低廉的硅器件，從而滿(mǎn)足市場(chǎng)需求。

　　筆者對國外傳統MVB通信控制器芯片MVBC以及MVB底層通信協(xié)議進(jìn)行了深入的研究，在此基礎上設計了自主知識產(chǎn)權的MVB總線(xiàn)訪(fǎng)問(wèn)IP核，并利用SOPC技術(shù)設計了MVB控制器。

　　1 MVBC介紹

　　MVBC(多功能車(chē)輛總線(xiàn)控制器)是MVB總線(xiàn)上的新一代核心處理器。它獨立于物理層和功能設備，為總線(xiàn)上的各個(gè)設備提供通信接口和通信服務(wù)。MVBC與上一代MVB通信控制器BAP15-2/3相比，在性能上有了很大的提高，是目前MVH總線(xiàn)上最先進(jìn)的通信控制器。MVBC內部結構如圖2所示。

　　MVBC用于將來(lái)自MVB總線(xiàn)的串行位信號轉換為并行的數據字節，把需發(fā)送的字節交由串行化電路發(fā)送到傳輸介質(zhì)上，實(shí)現數據鏈路層以及部分傳輸層的數據處理，并通過(guò)通信存儲器與上層軟件交互?？偩€(xiàn)控制器內部包含編解碼電路和控制通信存儲器所需的邏輯電路，用來(lái)控制幀的發(fā)送和接收(如沖突檢測、幀的前導比特處理和CRC校驗位的處理等)。

　　2 MVB總線(xiàn)訪(fǎng)問(wèn)IP核的實(shí)現

　　總線(xiàn)訪(fǎng)問(wèn)IP核用于代替現有MVB網(wǎng)卡的MVBC芯片實(shí)現應用的功能，由此IP核結合物理層的總線(xiàn)收發(fā)器完成總線(xiàn)訪(fǎng)問(wèn)?？偩€(xiàn)訪(fǎng)問(wèn)IP核可分為物理層、數據鏈路層和與應用層的接口3部分。

　?、傥锢韺樱簩?shí)現基帶曼徹斯特Biphase-L編解碼，介質(zhì)冗余處理，介質(zhì)安裝單元接口，以及用于輸入解碼的數字鎖相環(huán)的設計。

　?、跀祿溌穼樱喊▽ぶ贩绞?，F-code(功能代碼)的生成，主從設備幀內容的填充以及介質(zhì)訪(fǎng)問(wèn)控制(MAC)等。

　?、叟c應用層的接口：通常采用共享存儲器的方法，需要完成端口的定義與維護、通信存儲器的控制等，其邏輯框圖如圖3所示。

　　2.1 MVB幀結構

　　在MVB中有兩種幀格式：一種是只能由總線(xiàn)主設備發(fā)送的主設備幀，簡(jiǎn)稱(chēng)“主幀”;另一種是為響應主幀而由從設備發(fā)送的從設備幀，簡(jiǎn)稱(chēng)“從幀”。一個(gè)幀以9位定界符開(kāi)始，主設備幀分界符和從設備幀分界符對于防止同步失敗是不相同的。圖4為MVB主從幀結構圖。

　　2.2 MVB幀發(fā)送器

　　MVB總線(xiàn)數據以幀為基本單位，數據幀采用了曼徹斯特碼傳輸。編碼器和解碼器不只是進(jìn)行曼徹斯特編解碼，幀頭幀尾的特殊編解碼也需要在這里進(jìn)行，采用傳統的曼徹斯特編解碼器將無(wú)法完成此項工作。在本設計中，采用結合收發(fā)器的狀態(tài)機具體狀態(tài)進(jìn)行編解碼設訃的方法解決這一問(wèn)題。MVB幀發(fā)送器通過(guò)控制邏輯模塊，調用曼徹斯特編碼與CRC校驗模塊，通信存儲單元模塊完成緩沖區數據的發(fā)送。

　　下面說(shuō)明發(fā)送器的狀態(tài)機FSM(Finite State Machine)的設計。發(fā)送器的一項主要功能是實(shí)現并串轉換和組幀。MVB總線(xiàn)數據在收到發(fā)送置位信號后開(kāi)始進(jìn)行數據發(fā)送;當數據存入通信存儲單元后，等待控制邏輯模塊的置位信號;然后進(jìn)入幀的發(fā)送狀態(tài)，通過(guò)時(shí)鐘信號的觸發(fā)完成各個(gè)狀態(tài)之問(wèn)的轉移，實(shí)現一組有效的幀數據發(fā)送。發(fā)送器的狀態(tài)機FSM如圖5所示。

　　2.3 MVB幀接收器

　　接收器實(shí)現的關(guān)鍵是有效數據幀的識別，實(shí)現思路類(lèi)似于發(fā)送器，根據編碼校驗可以實(shí)現。另一個(gè)問(wèn)題是與總線(xiàn)的接口方式，本設計采用了8位并行數據寬度輸出，加序號標識的方法可以接收任意給定長(cháng)度的有效數據。接收器的狀態(tài)機如圖6所示。

　　2.4 Avalon總線(xiàn)接口

　　采用Altera公司開(kāi)發(fā)的Avalon交互式片上系統總線(xiàn)作為本總線(xiàn)訪(fǎng)問(wèn)IP核的內聯(lián)總線(xiàn)，連接IP核內各個(gè)模塊。如圖7所示，總線(xiàn)訪(fǎng)問(wèn)IP核結構包括：編碼器模塊、解碼器模塊、宿端口刷新時(shí)間監控模塊、一類(lèi)設備邏輯控制模塊?？偩€(xiàn)訪(fǎng)問(wèn)IP核內共有4個(gè)Avalon從端口，其中NiosII主控制器上設置了一個(gè)Avalon總線(xiàn)主端口，其他各個(gè)模塊上面均設置了Avalon總線(xiàn)從端口，由主控制器控制總線(xiàn)上的數據流傳輸實(shí)現各個(gè)模塊的協(xié)同工作，其邏輯框圖如圖7所示。

　　3 SOPC片上系統MVB控制器設計

　　3.1 總線(xiàn)訪(fǎng)問(wèn)IP核與NiosII的系統集成

　　利用QuartersII的SOPC Builder工具，集成了1個(gè)32位NiosII軟核處理器、4 KB的片內RAM、MVB總線(xiàn)訪(fǎng)問(wèn)IP核(包括編碼器和解碼器)以及LCD控制模塊，在A(yíng)ltera的CycloneII FPGA上構成了一個(gè)能實(shí)現MVB一類(lèi)網(wǎng)絡(luò )節點(diǎn)功能的片上系統，如圖8所示。圖9為SOPCBuilder中各個(gè)功能模塊的凋用情況。

　　3.2 NiosII處理器上的軟件設計

　　基于上述SOPC系統，設計了一個(gè)基本的MVB節點(diǎn)，以實(shí)現過(guò)程數據傳輸。該節點(diǎn)將Oxl4地址設置為源端口。當主幀輪詢(xún)0x14地址時(shí)，本節點(diǎn)將此端口里的數據打包成從幀發(fā)送到總線(xiàn)上面，以刷新0x14地址的宿端口。

　　MVB模塊頭文件altera_avalon_mvb.h的設計，包括總線(xiàn)訪(fǎng)問(wèn)IP核寄存器讀寫(xiě)的宏定義。

　　在主函數里置MVB總線(xiàn)接收允許位，循環(huán)等待接收MVB主控制器發(fā)過(guò)來(lái)的主幀。節點(diǎn)在接收到主幀之后，程序進(jìn)入中斷處理程序。在巾斷程序里提取接收到的主幀里的端口地址，并與自身預設的端幾地址碼進(jìn)行比較。如果地址碼相符，則節點(diǎn)將本端口的數據通過(guò)MVB發(fā)送器發(fā)到總線(xiàn)上，實(shí)現端口數據刷新操作。

　　主循環(huán)代碼節選：

　　4 仿真與實(shí)測波形

　　4.1 仿真波形

　　在本實(shí)驗中，對實(shí)驗室設計的MVB板卡進(jìn)行了功能仿真和FPGA驗證.通過(guò)對過(guò)程數據的發(fā)送與接收驗證了所搭建的MVB系統。對MVB總線(xiàn)控制器發(fā)送過(guò)程的主從幀仿真結果如圖10所示。發(fā)送的主從幀數據都為0x0055，包含1個(gè)幀頭及8位CRC校驗數據。

　　4.2 實(shí)測波形

　　編好程序后，再編譯一遍QuartersII工程文件，將得到的.pof文什下載至FPGA內。上電后用示波器測輸出引腳，便可觀(guān)察到MVB從幀波形，實(shí)測波形如圖11所示。對照IEC-61375協(xié)議標準，可以判斷出該渡形為符合標準的正確波形，并且源端口節點(diǎn)上收到了正確的數據，從而證明該過(guò)程數據端口成功刷新。

　　結語(yǔ)

　　由于MVB的適用范圍、供貨商、經(jīng)濟性均不如其他幾種通用現場(chǎng)總線(xiàn)，尤其是所有與MVB連接的設備都需要通過(guò)MVB網(wǎng)絡(luò )接口單元訪(fǎng)問(wèn)MVB，而國外公司對該網(wǎng)卡的核心芯片——MVB通信控制器芯片MVBC的壟斷，給國內機車(chē)推廣使用該標準和開(kāi)發(fā)基于此標準的其他應用帶來(lái)了極大的困難。同時(shí)，由于當時(shí)制造工藝和設計技術(shù)的限制導致MVB網(wǎng)卡實(shí)現方法過(guò)于復雜，造價(jià)偏高。因此，設計自主知識產(chǎn)權的MVB總線(xiàn)訪(fǎng)問(wèn)IP核，很有現實(shí)意義。目前，MVB控制器實(shí)現了實(shí)驗室環(huán)境中過(guò)程變量的正確接收和發(fā)送。本總線(xiàn)訪(fǎng)問(wèn)IP核實(shí)現的功能與MVBC相當，但是由于采用了先進(jìn)的SOPC設計技術(shù)，其體系結構大大簡(jiǎn)化，設計難度也大大降低，在通用性方面有了很大的提高。