基于PowerPC440GP型微控制器的嵌入式系統設計

　　1 引言

　　PowerPC440GP是IBM公司推出的高性能32位RISC嵌入式處理器，片上集成了PowerPC440內核及各種豐富的外圍設備接口資源，最高速度可達500 MHz，適合應用在嵌入式產(chǎn)品諸如交換機、路由器、網(wǎng)絡(luò )服務(wù)器等臺式設備中。本文針對該處理器的特點(diǎn)提出一種針對網(wǎng)絡(luò )服務(wù)器的較為通用的應用系統設計方案，并對此方案的關(guān)鍵軟硬件技術(shù)進(jìn)行討論。

　　2 PowerPC440GP的特點(diǎn)與性能

　　128位處理器局部總線(xiàn)(PLB)可提供峰值為4.2GB/s的讀寫(xiě)能力，用來(lái)訪(fǎng)問(wèn)PCI，DDR SDRAM等高性能設備，采用36位地址路徑，能提供64 GB內存尋址能力。

　　32位片上外圍設備總線(xiàn)(0PB)連接串口、以太網(wǎng)口、外部總線(xiàn)控制器、I2C口等低性能設備，以提高PLB總線(xiàn)利用率。

　　10位尋址的DCR總線(xiàn)訪(fǎng)問(wèn)PLB總線(xiàn)上各種主從設備的狀態(tài)與控制寄存器。

　　擁有64位片上雙倍速率DDR SDRAM控制器，最多可提供4個(gè)設備片選信號。

　　擁有最高頻率133MHz的64位PCI接口。

　　可支持8個(gè)外設的32位外部總線(xiàn)控制器。

　　2個(gè)10 MB/s/100 MB/s片上以太網(wǎng)控制器。

　　2個(gè)串口和2個(gè)I2C口。

　　32個(gè)通用輸入輸出口GPIO。

　　13個(gè)外部中斷和45個(gè)內部中斷資源。

　　CPU工作頻率可在400 MHz、466 MHz、500MHz頻率下通過(guò)初始化配置選擇，一般功耗小于4W。

　　電源：邏輯電壓為1.8 V，DDR SDRAM接口電壓為2.5V，I/O口電壓為3.3V。

　　3 應用系統設計方案

　　該網(wǎng)絡(luò )服務(wù)器平臺以PowerPC440GP為核心，進(jìn)行了必要的擴展，系統結構框圖如圖1所示。

　　系統包含PowerPC440GP處理器及其上電復位電路、電源電路、系統時(shí)鐘電路、DDR內存及擴展電路、程序存儲及啟動(dòng)調試Flash電路，1個(gè)連接在I2C總線(xiàn)上提供啟動(dòng)配置的EEPROM，用于ICE調試的JTAG口，以及以太網(wǎng)口、串口等通信接口。

　　3.1 電源電路設計

　　本系統共需1.8 V和2.5 V、3.3 V 3種電源，其中由開(kāi)關(guān)電源為系統提供統一的3.3 V電源和地平面，選用LP3963ES-2.5型LDO提供2.5 V電壓，該電路的最大負載電流可達3 A，能滿(mǎn)足系統需要。以2.5 V為輸入，選用的TPS77518型DC/DC轉換器提供1.8 V電壓，可有效減少二次電源的功率損耗。

　　3.2 CPU時(shí)鐘電路設計

　　本系統采用一個(gè)33.33 MHz的外部晶體振蕩器連接到CPU的Sysclk引腳作為外部輸入的低頻時(shí)鐘源，然后通過(guò)初始化配置片內鎖相環(huán)(PLL)將外部輸入的低頻時(shí)鐘源倍頻，為系統提供高頻系統時(shí)鐘。

　　3.3 DDR SDRAM電路設計

　　由于PowerPC440GP的DDR SDRAM接口具有最高64位數據總線(xiàn)和8位ECC糾錯位，所以選用5個(gè)HY5DU281622ETP-M作為板上內存模塊，該電路結構為8 Mxl6 bits，5個(gè)內存電路共用1個(gè)bankSel0片選空間，其中4個(gè)內存電路構成數據總線(xiàn)為64位的數據存儲區，內存容量為64 M字節，另外1個(gè)內存電路的低8位用作ECC。還可擴展1個(gè)184針的DIMM(必須采用72位的ECC內存條)。內存模塊各電路及DIMM的時(shí)鐘由PowerPC440GP的Memclkout0引腳提供(其頻率等于PLB總線(xiàn)時(shí)鐘，一般為100 MHz或133 MHz)。為了保證各器件時(shí)鐘同步.引入CY2309時(shí)鐘匹配器件，該器件擁有內部時(shí)鐘鎖相環(huán)，可以將引腳輸出的時(shí)鐘信號分成9條相位頻率完全相同的時(shí)鐘信號(5條供給芯片，4條供給DIMM)，并且可以避免任一時(shí)鐘信號反射對其他時(shí)鐘造成的影響。DDRSDRAM模塊采用SSTL-2信號標準，工作電壓為2.5 V。進(jìn)行布板設計時(shí)要重點(diǎn)考慮Data/DM/DQS等信號線(xiàn)的走線(xiàn)及長(cháng)度、信號線(xiàn)的端接方法及符合SSTL-2信號要求的端接電壓VTT和輸入參考電壓信號VREF的電路設計。Data/DM/DQS等信號線(xiàn)應盡量采用相同的走線(xiàn)結構并嚴格保持等長(cháng)。信號線(xiàn)末端的端接推薦使用串并聯(lián)方式，如圖2所示。這里串聯(lián)端接電阻器的阻值一般為22 Ω，并聯(lián)端接電阻器阻值一般為25 Ω，位置應盡量靠近信號接收端引腳，可有效減少信號反射和電磁干擾，適應更高的時(shí)鐘率。對于端接電壓VTT和參考電壓VREF，采用內存廠(chǎng)商推薦的ML6554來(lái)提供。另外，由于DDRSDRAM電路時(shí)序操作的復雜性，結合控制器內部時(shí)序寄存器的配置對這部分電路進(jìn)行板級仿真是非常重要的。

　　3.4 程序存儲電路設計

　　由于PowerPC440GP的EBC總線(xiàn)具有32位數據線(xiàn)，選擇2個(gè)MX29LVl60BTC型Flash器件用以存放BSP、實(shí)時(shí)操作系統VxWorks和用戶(hù)應用程序。將Flash的BYTE引腳設置為高電平，使Flash工作于x16模式。這樣2個(gè)Flash共用1個(gè)CS0片選空間，構成EBC數據總線(xiàn)同步訪(fǎng)問(wèn)的高16位和低16位，容量為4M字節。由于PowePC440GP采用PowerPC內核，即440GP的A31是LSB，A0是MSB，數據總線(xiàn)亦然，而Flash的A0和DO皆是LSB，連線(xiàn)時(shí)要注意引腳次序。另外，由于Flash是4字節同步讀取操作，連線(xiàn)時(shí)應將CPU的地址線(xiàn)左移2位，即最低位A0和Al不用。

　　為了便于系統調試，可增加1個(gè)512 KB的SST39SF040用于BootROM啟動(dòng)，通過(guò)跳線(xiàn)與2個(gè)Flash互選CS0片選，這樣系統啟動(dòng)時(shí)會(huì )自動(dòng)從CSO的設備上讀取啟動(dòng)代碼。程序存儲模塊如圖3所示。

　　3.5 以太網(wǎng)接口電路設計

　　用RTL8201BL型網(wǎng)口電路實(shí)現Power-PC440GP與100MHz以太網(wǎng)的接口，使用外部25MHz晶體振蕩器，通過(guò)16PT8515型網(wǎng)絡(luò )濾波器連接以太網(wǎng)，如圖4所示。由于PowerPC440GP帶有100 MHz以太網(wǎng)MAC，所以能夠實(shí)現和RTL820lBL的無(wú)縫連接。RTL8201BL有2種接口：SNI和MII，本系統采用MII。接口的選擇可以通過(guò)設置MII/SNIB引腳為高電平、正確設置ANE、SPEED和DUPLEX引腳來(lái)實(shí)現。MII能夠運行在25 MHz和2.5 MHz頻率，分別為100 MHz以太網(wǎng)和lO MHz以太網(wǎng)支持。數據傳輸時(shí)，MAC首先判定THEN信號并將8位數據改為4位數據，再通過(guò)TXD[0：3]傳到物理層上，在TXEN信號有效期間，PHY通過(guò)傳輸時(shí)鐘信號TXCLK對TXD[0：3]上的數據進(jìn)行同步采樣;接收數據時(shí)，PHY判定接收使能信號來(lái)接收RXD[0：3]上的數據。

　　3.6 系統啟動(dòng)配置

　　PowerPC440GP有1個(gè)I2C總線(xiàn)啟動(dòng)配置控制器。當引腳UARTO-DCD#被置為高電平時(shí)使能該控制器。選用1個(gè)保存有啟動(dòng)配置信息的AT24C32連接到I2CO接口作為從設備。當系統上電或者復位時(shí)，該控制器能夠從位于I2C0接口的從設備中連續讀取16個(gè)字節。這16個(gè)字節數據被保存在4個(gè)上電配置寄存器CPC0-STRPO：3中，用來(lái)初始化PLL設置、片內各總線(xiàn)時(shí)鐘率、啟動(dòng)位置、啟動(dòng)寬度及一些用戶(hù)定義的配置等。如果讀取數據失敗或者引腳UART0-DCD#被置于低電平，則這些配置將全部使用默認值。另一配置引腳UART0-DSR#置高電平或低電平?jīng)Q定了I2C總線(xiàn)從設備7位地址是0xA0還是0xA8。

　　4 VxWorks的開(kāi)發(fā)與移植

　　本系統選用Windriver公司推出的嵌入式實(shí)時(shí)操作系統VxWorks及其集成開(kāi)發(fā)工具Tornado。系統開(kāi)發(fā)調試工具采用Windriver公司生產(chǎn)的Vision-Ice仿真器。仿真器一端連接PC網(wǎng)口，另一端連接PowerPC440GP的JTAG接口。開(kāi)發(fā)時(shí)首先調試PowerPC內核和外部DDR SDRAM，一旦工作正常，就可以通過(guò)仿真器下載RTOS到內存來(lái)輔助硬件調試。然后調試網(wǎng)口，如果網(wǎng)口工作正常，就可以脫離仿真器，利用Tornado提供的工具軟件(例如WDB)，通過(guò)網(wǎng)口線(xiàn)建立電路板與PC的通信機制，調試其他模塊和開(kāi)發(fā)應用程序。開(kāi)發(fā)程序完成后，將正確的啟動(dòng)代碼燒制到BootROM中，由BootROM引導程序通過(guò)ftp將VxWorks內核與應用程序下載燒制到Flash中。

　　VxWorks廣泛流行的重要原因是它的可移植性，通過(guò)板級支持包BSP，VxWorks操作系統的應用代碼可獨立于硬件。系統移植時(shí)只需根據硬件平臺修改BSP，不需要改變操作系統和應用程序。

　　5 VxWorks BSP文件結構與開(kāi)發(fā)流程

　　在VxWorks中，BSP由一組與特定目標系統相關(guān)的文件組成。這些文件包括編譯文件makefile、ROM初始化文件romInit.s、系統初始化文件sysAlib.s、配置文件config.h、目標板定義文件bspname.h、網(wǎng)絡(luò )配置文件configNet.h、系統庫文件sysLib.c、用戶(hù)配置文件usrConfig.c、引導配置文件bootConfig.c、引導初始化文件bootlnit.C、串口文件sysSerial.c、以太網(wǎng)接口文件ibmEmacEnd.c等，BSP啟動(dòng)流程如圖5所示。

　　5.1 建立開(kāi)發(fā)環(huán)境

　　主要以開(kāi)發(fā)板CPU的BSP文件為模板，在tornadotargetconfig目錄下創(chuàng )建用戶(hù)的BSP目錄bspname，把tornadotargetconfigall下的文件和BSP模板文件拷貝到該目錄下。

　　5.2 修改模板文件

　　5.2.1 makefile

　　該文件通過(guò)命令行方式對創(chuàng )建映像文件進(jìn)行控制，必須定義下列宏：

　　CPU：PowerPC440GP;

　　TOOL：GNU;

　　TGT_DIR：目標板目錄的路徑，使用默認;

　　TARGET_DIR：BSP目錄名，自定義;

　　VENDOR：目標生產(chǎn)商名，IBM;

　　BOARD：目標板名，自定義;

　　ROM_TEXT_ADRS：?jiǎn)?dòng)ROM的入口地址，本系統設為O×fff80100;

　　ROM_SIZE：ROM大小，本系統為512 KB;

　　RAM_LOW_ADRS：加載VxWorks的目標地址,本系統設為0x00010000;

　　RAM_HIGH_ADRS：將引導ROM映像復制到RAM中的目標地址,本系統設為0x00C00000。

　　5.2.2 BSPname.h

　　該文件根據PowerPC440GP設置串行接口、時(shí)鐘及I/O設備等，必須包含以下內容：

　　中斷向量/優(yōu)先級別;

　　I/0設備地址;

　　設備寄存器各位的含義;

　　系統和附加時(shí)鐘參數(最大和最小速率)。

　　5.2.3 config.h

　　該文件包含定義所有與PowerPC440GP目標板相關(guān)的組件。

　　設置缺省啟動(dòng)行

　?。菏褂镁W(wǎng)絡(luò )啟動(dòng);

　　RAM地址和大?。旱刂窂?開(kāi)始，64 MB大小設置ECC：使能;

　　設置是否支持MMU和Cache：支持Cache;

　　定時(shí)器是否使用外部時(shí)鐘：否;

　　串口時(shí)鐘定義：使用外部時(shí)鐘;

　　串口默認通道：使用通道1;

　　包含網(wǎng)口：支持以太網(wǎng)接口;

　　WDB默認通信方式：網(wǎng)口。

　　另外，注意ROM_TEXT_ADRS，ROM_SIZE，RAM_LOW_ADRS,RAM_HIGH_ADRS必須與makefile中的定義保持一致。

　　5.2.4 romInit.s

　　該文件是一端匯編語(yǔ)言的初始化代碼，其中的romInit()函數是BootROM和基于ROM的Vx-Works映像的入口。需要做的工作有：

　　將相關(guān)寄存器清零和置位;

　　屏蔽中斷：通過(guò)設置MSR寄存器中的CE位與EE位;

　　關(guān)閉數據、指令Cache;

　　初始化EBC總線(xiàn)寄存器：通過(guò)對bank寄存器的設置為EBC總線(xiàn)上的各種設備分配片選信號與地址空間;

　　初始化內存：對DDR SDRAM接口各寄存器進(jìn)行配置，為板載內存與DIMM分配片選信號與地址空間。注意時(shí)序寄存器SDRAM0_TRl，SDRAM0_WRDTR等的配置應與內存模塊的布線(xiàn)仿真結合起來(lái);

　　初始化堆棧指針;

　　計算romStart()函數地址，然后跳轉到該函數執行C語(yǔ)言代碼，并不再返回。

　　5.2.5 用戶(hù)配置文件usrConfig.c

　　其中的代碼是VxWorks映像的主要初始化代碼，而引導配置文件bootConfig.c中的代碼是bootrom映像的主要初始化代碼。bootInit.c是ROM初始化的第2階段，RomInit()完成后跳轉到此文件中的romStart()，該函數完成ROM映像所需要的解壓縮和重定位工作。以上3個(gè)文件一般無(wú)須用戶(hù)直接修改。

　　5.2.6 系統庫文件syslib.c

　　該文件包含與特定目標系統相關(guān)的庫函數，這些函數為操作系統和應用程序提供板級接口，使這些程序與硬件系統無(wú)關(guān)。該文件至少包含下列函數：sysModel，sysBspRev，sysHwInit，sysHwInit2和sys MemTop等，其中sysHwInit是本文件的核心，大部分硬件初始化工作都在這部分完成，本系統也可選擇將包括串口，網(wǎng)口等硬件設備的初始化入口程序添加到該函數中，相關(guān)設備的驅動(dòng)程序可作為子文件引入syslib.c。

　　5.3 創(chuàng )建VxWorks映像

　　根據具體需要在命令行環(huán)境下利用makefile創(chuàng )建各種鏡像，也可以在Tornado集成環(huán)境下在Build菜單里選擇Build Boot Rom來(lái)創(chuàng )建各種類(lèi)型的BootROM。

　　6 結束語(yǔ)

　　介紹了一種新型高性能嵌入式處理器，并對以這種處理器為核心構建的網(wǎng)絡(luò )服務(wù)器的硬件設計和軟件開(kāi)發(fā)流程做了詳細說(shuō)明。鑒于不同處理器的嵌入式系統設計具有一定的共性，本文可為其他類(lèi)型的嵌入式系統開(kāi)發(fā)提供一定的參考。