Tensilica宣布支持Avnet Xilinx Virtex-4 LX200高速硬件處理器仿真開(kāi)發(fā)工具包

　　Tensilica日前宣布，對Avnet 的Xilinx Virtex-4 LX200開(kāi)發(fā)工具包進(jìn)行支持，使其可進(jìn)行Xtensa可配置處理器和鉆石系列標準處理器高速的、基于硬件的仿真。目前軟件開(kāi)發(fā)工程師可在符合成本效益Avnet LX60板子和高容量Avnet LX200板子之間進(jìn)行選擇，實(shí)現加速軟件設計、調試和程序優(yōu)化過(guò)程。

　　Tensilica市場(chǎng)副總裁Steve Roddy表示，“在復雜片上系統設計中，設計團隊需要盡可能并行完成跟硬件開(kāi)發(fā)一樣多的軟件開(kāi)發(fā)工作。相比使用軟件仿真方法，通過(guò)在一塊Avnet FPGA板上模擬Tensilica處理器，軟件工程師可以顯著(zhù)地縮短開(kāi)發(fā)周期。”

　　Tensilica軟件開(kāi)發(fā)工程師工具包(SDKs)， 包括一個(gè)IDE(Xtensa Xplorer™集成設計開(kāi)發(fā)環(huán)境)，代碼開(kāi)發(fā)工具鏈和Tensilica指令集仿真器(ISS)。該工具包可與上述任一款Avnet FPGA板緊密工作。該軟件工具包括的庫可使軟件開(kāi)發(fā)工程師使用標準C語(yǔ)言庫函數，諸如打印到主機、及從主機硬盤(pán)讀/寫(xiě)。

　　Tensilica處理器幫助設計工程師最大限度利用Avnet Virtex-4開(kāi)發(fā)包優(yōu)點(diǎn)來(lái)匯集大量基于硬件分析信息，從而得到程序執行分析文件，快速指出執行熱點(diǎn)。該分析可在Tensilica Xtensa Xplorer IDE中圖形化顯示出來(lái)。

　　通過(guò)反饋編譯，開(kāi)發(fā)工程師能設置標志位，從而搜集在A(yíng)vnet Xilinx開(kāi)發(fā)包板子執行分支程序(循環(huán)、跳轉等)次數統計數據。然后Xtensa C/C++編譯器利用實(shí)時(shí)產(chǎn)生統計數據對程序進(jìn)行重新編譯：

　　(a)通過(guò)將執行頻率最高分支程序放置在直線(xiàn)代碼中對速度進(jìn)行優(yōu)化;

　　(b)通過(guò)將執行頻率低程序針對代碼大小而不是速度進(jìn)行編譯來(lái)優(yōu)化代碼大小;

　　此種基于反饋編譯方法可提高應用程度速度5%-15%，減少代碼大小達15%。

　　另外，板上以太網(wǎng)(Ethernet)接口使其適合運行如Linux一樣的操作系統、和相關(guān)聯(lián)TCP/IP堆棧和網(wǎng)絡(luò )文件系統。