CMOS圖像傳感器中時(shí)問(wèn)延遲積分的實(shí)現與優(yōu)化

　　1 引 言

　　利用高速線(xiàn)掃描攝像機進(jìn)行監控，具有在線(xiàn)監控、高精度和高速度的特點(diǎn)[1，2]，一般常見(jiàn)的線(xiàn)掃描攝像機，感光器上的每個(gè)像素在進(jìn)行動(dòng)態(tài)掃描時(shí)，每次僅對移動(dòng)中的物體做一次曝光，而時(shí)間延遲積分(TDI)電路具備較多且有效的積分時(shí)間，從而增強信號的輸出強度。目前，TDI技術(shù)的研究多局限于CCD工藝。CCD器件是實(shí)現TDI的理想器件，它能夠實(shí)現無(wú)噪聲的電荷累加[3～5]，但傳統CCD圖像傳感器技術(shù)存在驅動(dòng)電路和信號處理電路難與CCD成像陣列單片集成，需要較高的工作電壓，不能與深亞微米超大規模集成電路工藝兼容，圖像信息不能隨機讀取等欠缺。隨著(zhù)CMOS集成電路工藝和開(kāi)關(guān)電容電路設計技術(shù)的發(fā)展，CMOS圖像傳感的光電轉換、讀出和A/D轉換等功能已實(shí)現單芯片[6～8]，但目前有關(guān)利用CMOS工藝實(shí)現線(xiàn)陣TDI的技術(shù)鮮有報道，其主要技術(shù)難點(diǎn)為如何實(shí)現低噪聲的信號累加。本文在研究CMOS電路噪聲的基礎上提出了基于CMOS工藝采用開(kāi)關(guān)電容電路實(shí)現TDI功能的電路結構，詳細分析了電路的噪聲，提出了器件級噪聲優(yōu)化方法，采用SMIC 0.35 μm CMOS工藝進(jìn)行了仿真，仿真結果表明，該電路能夠實(shí)現TDI功能，并且具有低噪聲的特性。

　　2 TDI工作原理

　　TDI是指對同一移動(dòng)中的物體進(jìn)行多次曝光并將其積累。由于感光器積累多次的入射光，圖像信號及整體亮度也相應大幅提升[9]。在對入射信號累加的同時(shí)，對噪聲信號也進(jìn)行了累加，因此低噪聲的電路設計成了設計中的重點(diǎn)。CMOS-TDI結構如圖1所示，它類(lèi)似于普通面陣CMOS圖像傳感器，n級的TDI由n行像素單元、積分陣列組和列并行ADC組成。其中，m為像素單元的個(gè)數，n為級數。本設計中，n=32。

　　3 電路設計

　　3.1 光敏單元的設計

　　像素單元的物理結構包括光電二極管、行選信號、電源、地信號和源跟隨晶體管等。由于有源像素相對于無(wú)源像素有低讀出噪聲、可集成到更大規模陣列和高速讀出等優(yōu)勢[9，10]，采用三管有源像素結構。該結構的填充系數相對較高，而且尋址方式簡(jiǎn)單。其電路結構如圖2所示。

　　3.2 積分電路的設計

　　采用的積分器如圖3所示，包括采樣電容、積分電容和兩相不交迭時(shí)鐘。工作過(guò)程為：在采樣模式下，S1和S3閉合，S2和S4斷開(kāi)，采樣電容CS兩端的電壓追蹤輸入信號，積分電容C1保持初始值不變。在向積分模式的轉換過(guò)程中，S1和S3斷開(kāi)，S2和S4閉合，存儲在Cs上的電荷通過(guò)虛地點(diǎn)傳到CI上。采用適當的時(shí)序，使S3和S1之前斷開(kāi)，可以避免與輸入有關(guān)的電荷注入[11]。

　　3.3 開(kāi)關(guān)電容電路噪聲

　　3.3.1 采樣相噪聲

　　首先分析積分器采樣相噪聲。采樣網(wǎng)絡(luò )及采樣噪聲的電路模型如圖4所示，此時(shí)積分器可等同于RC網(wǎng)絡(luò )。值得注意的是，若采樣時(shí)間遠大于RC網(wǎng)絡(luò )的時(shí)間常數，即有充分的時(shí)間使之建立，開(kāi)關(guān)上的壓降在采樣相結束時(shí)近似為0。同時(shí)，開(kāi)關(guān)的動(dòng)作過(guò)程使開(kāi)關(guān)的Si和氧化物界面狀態(tài)復位，從而阻止低頻1/f噪聲的積累。所以1/f噪聲在采樣階段可以忽略。

　　用作開(kāi)關(guān)作用的MOS管，其熱噪聲譜密度可表示為[11]

　　其中：Rs為MOS管的等效電阻;γ=1。VOUT端噪聲功率可表示為

　　其中，

　　觀(guān)察式(3)可以發(fā)現，Rs并不出現在表達式中，但Rs對噪聲的譜密度有帶限作用。

　　3.3.2 積分相噪聲

　　采樣階段獲得的電荷在積分階段傳輸至積分電容。開(kāi)關(guān)引入多余的熱噪聲，引入的噪聲被運放和開(kāi)關(guān)的開(kāi)啟阻抗以及電容形成的時(shí)間常數所帶限，如圖5所示。

　　由小信號等效電路推導傳輸函數可得

　　其中：PA=gm/CS，Ps=-1/RsCS，gm為輸入MOS管跨導，而且│ Ps│≥│PA│。在頻域內積分推出

　　因為│Ps│》│ PA│，式(5)可簡(jiǎn)化為

　　3.4 低噪聲運算放大器的設計

　　積分器中，運算放大器采用folded cascode結構的兩級運放，如圖6所示。其中folded Cascode共源、共柵結構能夠提高電路的增益，從而減小積分器的泄漏因子，而class AB類(lèi)的輸出級提高了非線(xiàn)性的轉換速度。分析可知，運放第2級器件產(chǎn)生的噪聲在等效到輸入端時(shí)要除以第1級的增益，而通常情況下，第1級為高增益級，因此第2級器件對噪聲貢獻很小。在本文討論中，將第2級器件產(chǎn)生的噪聲忽略不計。具體分析為：將MOS管的器件噪聲等效為與柵極串連的電壓源，則該電路的第1級輸出OUT1端的總噪聲電流可以表示為

　　假設I3=I11=2I1=2I7，并考慮其對稱(chēng)性，有

　　其中，Gm表示有效跨導，

　　3.4.1 熱噪聲分析

　　MOS器件等效到柵極的熱噪聲譜密度可表示為

　　式中：對于工作在飽和區的長(cháng)溝道MOS晶體管，可由推導得到γ=2/3，而對于亞微米MOS晶體管，γ可能需要更大的值來(lái)代替，在某種程度上γ還隨漏源電壓而改變[8];k=1.38