差分信號（上）

　　我們中的大部分都能直觀(guān)地理解信號是如何沿導線(xiàn)或走線(xiàn)傳播的，即便我們也許對這種連接方式的名稱(chēng)并不熟悉——單端模式。術(shù)語(yǔ)“單端”模式將這種方式同至少其它兩種信號傳播模式區分開(kāi)來(lái)：差模和共模。后面兩種常?？雌饋?lái)更加復雜。

　　差模

　　差模信號沿一對走線(xiàn)傳播。其中一根走線(xiàn)傳送我們通常所理解的信號，另一根傳送一個(gè)嚴格大小相等且極性相反(至少理論上如此)的信號。差分與單端模式并不像它們乍看上去那樣有很大的不同。記住，所有信號都有回路。一般地，單端信號從一個(gè)零電位，或地，電路返回。差分信號的每一分支都將從地電路返回，除非因為每個(gè)信號都大小相

　　等且極性相反以至于返回電流完全抵消了(它們中沒(méi)有任何一部分出現在零電位或地電路上)。

　　盡管我不打算在專(zhuān)欄中就這個(gè)問(wèn)題花太多時(shí)間，共模是指同時(shí)在一個(gè)(差分)信號的線(xiàn)對或者在單端走線(xiàn)和地上出現的信號。對我們來(lái)說(shuō)這并不容易直觀(guān)地去理解，因為我們很難想象怎樣才能產(chǎn)生這樣的信號。相反通常我們不會(huì )產(chǎn)生共模信號。通常這些都是由電路的寄生環(huán)境或者從鄰近的外部源耦合進(jìn)電路產(chǎn)生的。共模信號總是很“糟糕”，許多設計規則就是用來(lái)防止它們的發(fā)生。

　　差分走線(xiàn)

　　盡管看起來(lái)這樣的順序不是很好，我要在敘述使用差分走線(xiàn)的優(yōu)點(diǎn)之前首先來(lái)講述差分信號的布線(xiàn)規則。這樣當我討論(下面)這些優(yōu)點(diǎn)時(shí)，就可以解釋這些相關(guān)的規則是如何來(lái)支持這些優(yōu)點(diǎn)的。

　　大部分時(shí)候(也有例外)差分信號也是高速信號。這樣，高速設計規則通常也是適用的，尤其是關(guān)于設計走線(xiàn)使之看起來(lái)像是傳輸線(xiàn)的情況 。這意味著(zhù)我們必須仔細地進(jìn)行設計和布線(xiàn)，如此，走線(xiàn)的特征阻抗在沿線(xiàn)才能保持不變。

　　在差分對布線(xiàn)時(shí)，我們期望每根走線(xiàn)都與其配對走線(xiàn)完全一致。也就是說(shuō)，在最大的可實(shí)現范圍內，差分對中每根走線(xiàn)應該具有一致的阻抗與一致的長(cháng)度。差分走線(xiàn)通常以線(xiàn)對的方式進(jìn)行布線(xiàn)，線(xiàn)對的間距沿線(xiàn)處處保持不變。通常地，我們盡可能將差分對靠近布線(xiàn)。

　　差分信號的優(yōu)點(diǎn)

　　“單端”信號通常參考到某些“參考”電位。這有可能是正的或者是地電壓，一個(gè)器件的門(mén)限電壓，或者另外某處的信號。另一方面，差分信號僅參考到與其配對信號。也就是說(shuō)，如果一根走線(xiàn)(正信號)上的電壓比另外一根走線(xiàn)(負信號)高，我們就得到了一個(gè)邏輯狀態(tài)，如果是低，我們就得到另外一個(gè)邏輯狀態(tài)(見(jiàn)圖1)。這樣有幾個(gè)好處：

　　圖 1當差分信號曲線(xiàn)交叉時(shí)邏輯狀態(tài)在該點(diǎn)發(fā)生改變

　　時(shí)序可以更精確地定義，因為控制一對信號的交點(diǎn)比控制一個(gè)關(guān)于其他參考電壓的絕對電壓容易。這也是走線(xiàn)要精確等長(cháng)的原因之一。任何在源端所進(jìn)行的時(shí)序控制都可以讓步，如果信號在不同的時(shí)間到達另一端。進(jìn)一步來(lái)講，如果線(xiàn)對的遠端信號沒(méi)有精確相等且極性相反，共模信號就可能產(chǎn)生并將導致信號時(shí)序與EMI問(wèn)題。

　　因為除了自身，差分信號沒(méi)有參考任何其它信號，并且信號交叉的同步可以更有力地控制，差分電路通?？梢赃\行在比類(lèi)似的單端電路更高的頻率上。

　　因為差分電路對兩根走線(xiàn)(兩者的信號大小相等極性相反)上信號的差作出響應，得到的凈信號兩倍于(可比的環(huán)境噪聲)任一單端信號。因此在其它條件等同的情況下，差分信號有著(zhù)更大的信噪比及性能。

　　差分電路對線(xiàn)對信號之間的電位差敏感。但是(相對地)對線(xiàn)上與其它參考電壓相比(特別是地)的絕對電位不敏感。因此，相對而言，差分電路對諸如地彈、其它存在于電源和/或地平面的噪聲信號以及可能出現在每一根走線(xiàn)中相等的共模信號這樣的問(wèn)題不敏感。

　　差分信號對EMI和串擾略微免疫。如果線(xiàn)對走得很近，這樣任何外部耦合噪聲將相等地耦合進(jìn)線(xiàn)對。這樣一來(lái)耦合噪聲就變成“共?！痹肼?，而電路對此是(理論上)免疫的。如果導線(xiàn)是“纏繞”(比如雙絞線(xiàn))的，那么對噪聲的免疫性就更好。因為我們不能方便地將印制板上的差分走線(xiàn)纏繞起來(lái)，把它們盡可能地靠近走線(xiàn)就是最好的辦法了。

　　緊挨著(zhù)布線(xiàn)的差分對彼此緊密耦合。這種互耦減少了EMI輻射，特別是與單端走線(xiàn)相比。你可以把這個(gè)認為是每根走線(xiàn)的輻射彼此大小相等且極性相反，這樣彼此的輸出就相互抵消了，就像在雙絞線(xiàn)中一樣!差分走線(xiàn)彼此越靠近，耦合越強，EMI輻射的可能性就越小。

　　缺陷

　　差分電路的主要缺陷是走線(xiàn)的增加。因此，如果你的應用中這些優(yōu)點(diǎn)沒(méi)有一個(gè)是特別重要的，那么就不值得為差分信號以及附帶的布線(xiàn)考慮增加面積。但是如果這些優(yōu)點(diǎn)在你的電路中產(chǎn)生了顯著(zhù)的性能差異，那么增加的布線(xiàn)面積就是我們付出的代價(jià)。

　　重要結論

　　差分線(xiàn)彼此耦合。這種耦合影響了走線(xiàn)的對外阻抗，因此端接方法 (關(guān)于這個(gè)問(wèn)題的討論以及如何計算差分阻抗請參見(jiàn)腳注2)所用的差分阻抗的計算是困難的。在這里國家半導體有一些參考，Polar Instruments提供了一個(gè)獨立的計算器(是收費的)可以計算許多不同結構 差分走線(xiàn)的差分阻抗。高端設計工具包也能計算差分阻抗。

　　但是注意是耦合直接影響了差分阻抗的計算。差分走線(xiàn)之間的耦合必須在整個(gè)線(xiàn)長(cháng)內保持一致或者阻抗是連續的。這就是設計規則中“固定間距”的原因。