安森美獨特解決方案支持節能規范

隨著(zhù)人們對能源問(wèn)題的日益關(guān)注，美國能源之星、歐洲藍天使以及中標認證中心等都制訂了相應的待機能耗規范。
從技術(shù)上來(lái)講節能主要來(lái)自于兩個(gè)方面：降低待機能耗和提高工作效率。從目前的設備來(lái)看，差不多有25%能耗用于低功率/睡眠/待機模式，從而造成很大的浪費。為此安森美推出了兩種方案。首先，由于在大功率應用中，功率因數校正（PFC）成為首選，但是在低功率應用中卻成了一個(gè)負擔，為此安森美通過(guò)2個(gè)IC去控制一個(gè)開(kāi)關(guān)，使得在待機時(shí)關(guān)閉PFC，需要時(shí)電流會(huì )重新驅動(dòng)電壓器而開(kāi)啟。從而在達到0.1W的待機能耗的同時(shí)，還能提高整個(gè)設計的密度以及電源效率。 另外一種方案主要應用于較高功率的電源設計。整個(gè)電路上面分兩部分，超過(guò)75W需要應用PFC，后面的IC關(guān)掉前面的PFC，同時(shí)自身工作與待機狀態(tài)，從而通過(guò)在空載的時(shí)候工作于省電的狀態(tài)，使得在待機模式中的PFC可達到低于0.3W。
提高效率需要提高元件水平并改變拓撲結構。對于300W至1000W的高功率電路設計中一般采取半橋、有源鉗位等拓撲技術(shù)，這會(huì )給整個(gè)系統帶來(lái)更高的效率。而對于低功率應用來(lái)說(shuō)一般采取反激的拓撲方法，由于價(jià)格、電路復雜度等因素，這種方法很難達到滿(mǎn)意的效率。安森美半導體利用高功率拓撲能提供更高效率的特點(diǎn)，應用于較低功率的電源設計，從而顯著(zhù)的提高了較低功率應用的效率。對于這樣是否會(huì )帶來(lái)成本的上升，安森美亞太區模擬集成電路產(chǎn)品經(jīng)理蔣家亮先生表示：“當更高功率的應用技術(shù)成熟時(shí)，安森美會(huì )把它跳轉到低功率應用，而且通過(guò)把IC的成本降低以及省掉后面的部分電路，從而能在節能的同時(shí)滿(mǎn)足客戶(hù)對成本方面的要求?！?(峰)