基于CPLD的PSK系統設計

　　現代通信系統要求通信距離遠、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調制解調技術(shù)一直是人們研究的一個(gè)重要方向[5]。從模擬調制到數字調制，從二進(jìn)制發(fā)展到多進(jìn)制調制，雖然調制方式多種多樣，但都是朝著(zhù)使通信系統更高速、更可靠的方向發(fā)展。一個(gè)系統的通信質(zhì)量，很大程度上依賴(lài)于所采用的調制方式。因此，對調制方式的研究，將直接決定著(zhù)通信系統質(zhì)量的好壞[1]。

　　復雜可編程邏輯器件（CPLD）結合了專(zhuān)用集成電路和DSP的優(yōu)勢，既具有很高的處理速度，又具有一定的靈活性。因此，基于CPLD的數字調制系統的研究具有重要的實(shí)際意義。本文論述了如何用CPLD實(shí)現PSK數字調制系統的方法，其實(shí)現步驟包括：1.研究PSK調制系統的原理及設計方法；2.根據各個(gè)系統的總體功能與硬件特點(diǎn)，設計總體框圖；3.根據VHDL語(yǔ)言特點(diǎn)，對系統進(jìn)行VHDL建模；4.根據VHDL模型，進(jìn)行具體VHDL語(yǔ)言程序設計；5.對設計的程序進(jìn)行波形仿真與硬件調試。

　　2 調制解調系統的原理

　　載有基帶信號的高頻正弦波信號稱(chēng)為載波，數學(xué)上準確表示正弦波時(shí)，經(jīng)常采用振幅A、角頻率 和相位 三要素，即

　　根據基帶信號的值，改變三要素中的任何一種，就有了3種基本的調制方式：數字信號對載波振幅調制稱(chēng)為振幅鍵控，即ASK（Amplitude Shift Keying）；對載波頻率調制稱(chēng)為頻移鍵控，即FSK（Frequency Shift Keying）[3]；對載波相位調制稱(chēng)為相移鍵控（相位鍵控），即PSK(Phase Shift Keying)[2]。

　　由于PSK系統抗噪聲性能優(yōu)于A(yíng)SK和FSK，而且頻帶利用率較高，所以，在中、高速數字通信中被廣泛采用。

　　本文只對PSK調制方式加以論述[4]。

　　3 系統的總體方案設計

　　3.1 CPSK系統設計

　　CPSK由發(fā)送端的調制模塊與接收端的解調模塊構成，其系統框圖如圖3-1所示。在發(fā)送端，對于調制模塊，首先產(chǎn)生兩種不同相位的載波信號f1和f2，再通過(guò)一個(gè)二選一選通開(kāi)關(guān)來(lái)選擇載波信號，其中具體的載波信號由輸入的基帶信號來(lái)決定。這些信號處理都在CPLD中實(shí)現，輸出的即為CPSK調制信號，最后通過(guò)信道發(fā)送到接收端。對于解調模塊，調制信號先由位同步提取電路提取出載波同步信號，然后由載波同步信號來(lái)控制計數器的啟動(dòng)與停止，分別對調制信號來(lái)計數，最后通過(guò)一個(gè)判決電路來(lái)判斷輸入的調制信號是‘0’ 還是‘1’，輸出的即為解調的基帶信號。

　　圖3-1  BCPSK系統框圖

　　3.2 DPSK系統設計

　　                                                                圖3-2  BDPSK系統框圖
 
       DPSK信號應用較多，但由于它的調制規律比較復雜，難以直接產(chǎn)生，目前DPSK信號的產(chǎn)生較多地采用碼變換加CPSK調制而獲得。這種方法是把原基帶信號經(jīng)過(guò)絕對碼——相對碼變換后，用相對碼進(jìn)行CPSK調制，其輸出便是DPSK信號。同樣，對于DPSK信號的解調，則要經(jīng)過(guò)相對碼——絕對碼變換。其系統框圖如圖3-2所示。

　　4 基于VHDL的PSK系統電路設計及實(shí)現

　　4.1 2CPSK調制模塊

　　圖4-1  2CPSK調制模塊的VHDL模型方框圖

　　2CPSK調制模塊的VHDL模型方框圖如圖4-1所示，其模型主要由計數器和二選一開(kāi)關(guān)等組成。計數器對外部時(shí)鐘信號進(jìn)行分頻與計數，并輸出兩路相位相反的數字載波信號；二選一開(kāi)關(guān)的功能是：在基帶信號的控制下，對兩路載波信號進(jìn)行選通，輸出的信號即為CPSK信號。圖中沒(méi)有包括模擬電路部分，輸出信號為數字信號。

　　其波形仿真圖如圖4-2所示。其中載波信號f1、f2是通過(guò)系統時(shí)鐘clk分頻得到，且滯后系統時(shí)鐘一個(gè)clk周期；調制輸出信號y滯后載波一個(gè)clk周期，滯后系統時(shí)鐘2個(gè)clk周期。

　　圖4-2  2CPSK調制模塊的波形仿真圖

　　4.2 2CPSK解調模塊

　                                         　圖4-3  2CPSK調解模塊的VHDL模型方框圖
 
       2CPSK解調模塊的VHDL模型方框圖如圖4-3所示。圖中的計數器q輸出與發(fā)端同步的0向數字載波。判決器的工作原理是：把計數器輸出的0相載波與數字CPSK信號中的載波進(jìn)行邏輯“與”運算，當兩比較信號在判決時(shí)刻都為“1”時(shí)，輸出為“1”，否則輸出為“0”，以實(shí)現解調的目的。圖中沒(méi)有包含模擬電路部分，調制信號為數字信號。

　　                                         圖4-4  2CPSK調解模塊的波形仿真圖
 
    其波形仿真圖如圖4-4所示。當q=0時(shí)，根據x的電平來(lái)進(jìn)行對相位的判決；其中輸出信號y滯后輸入信號x一個(gè)clk周期。

　　4.3 絕對碼-相對碼轉換模塊

　　絕對碼——相對碼之間的關(guān)系為

　                                                   　（式4-1）

　　                               圖4-5 絕對碼-相對碼轉換模塊的VHDL模型方框圖
 
    由此，可得到絕對碼—相對碼轉換模塊的VHDL模型方框圖，如圖4-5所示。圖中的計數器與圖4-3中的計數器相同，異或門(mén)與寄存器共同完成絕/相變換功能。

　　相對碼—絕對碼轉換模塊與此類(lèi)似，此處就不加以論述。

　　5 系統調試總結

　　本課題研究并追蹤了通信領(lǐng)域和EDA設計領(lǐng)域的兩項關(guān)鍵技術(shù)——調制解調技術(shù)和可編程邏輯技術(shù)，所有設計工作都是在一塊CPLD實(shí)驗開(kāi)發(fā)板上完成的，選用了Altera公司型號為EPM7128SLC84-7作為主芯片的。其中輸入信號由單片機提供，經(jīng)過(guò)CPLD處理后，輸出信號的波形可通過(guò)示波器觀(guān)察[6]。但由于調制系統與解調系統的測試是分開(kāi)進(jìn)行的，這樣勢必有不直觀(guān)性，并且未能考慮到實(shí)際

　　論文創(chuàng )新點(diǎn)：論文采用自上而下的開(kāi)發(fā)方式，通過(guò)復雜可編程邏輯器件（CPLD）設計實(shí)現調制解調系統，以直接提高通信系統質(zhì)量。