瑞薩科技選用Synopsys IC Compiler 作為SoC設計流程解決方案

　　Synopsys宣布，瑞薩科技公司已采用Synopsys IC Compiler 下一代布局布線(xiàn)解決方案用于產(chǎn)品IC 的設計流程。隨著(zhù)瑞薩設計項目的日益復雜化，他們需要滿(mǎn)足各種不同功能模式下的時(shí)序安排。在全面評估了所有備選方案之后，瑞薩最終選擇了 Synopsys IC Compiler 解決方案，因為可以通過(guò)其真正的多模式功能，經(jīng)并發(fā)優(yōu)化所有時(shí)序模式，從而實(shí)現期望的芯片性能。瑞薩同時(shí)也獲得了轉換時(shí)間更短和使用更加簡(jiǎn)便的優(yōu)勢。

　　瑞薩科技公司設計技術(shù)部DFM & EDA 技術(shù)開(kāi)發(fā)組部門(mén)經(jīng)理Teruaki Harada表示：“保證我們的芯片能在眾多不同的功能模式下高速工作，是我們面臨的一個(gè)重大挑戰，特別是對于主流消費產(chǎn)品設計而言。我們曾憑借Synopsys 工具的幫助完成了我們最具挑戰性的設計?，F在，IC Compiler 解決方案幫助我們解決的是在多模式時(shí)序方面遇到的非常緊迫的問(wèn)題?！?/P>

　　瑞薩應用一套由15個(gè)測試案例構成的復雜條件，即一個(gè)由超過(guò)35萬(wàn)門(mén)和5種工作模式構成的大規模0.13 微米消費類(lèi)設計，對包括排序手段和合并技術(shù)技巧在內的全部備選多模式方案進(jìn)行了評估。 瑞薩發(fā)現 IC Compiler 解決方案滿(mǎn)足全部需求，同時(shí)達到了多模式優(yōu)化所需的性能。IC Compiler 物理實(shí)現解決方案憑借擴展的物理合成（XPS）技術(shù)提高了優(yōu)化效率，不僅改善了時(shí)鐘頻率效果，同時(shí)也幫助設計人員降低了設計的整個(gè)宏單元的面積。XPS 是一個(gè)將綜合、布局、時(shí)鐘和布線(xiàn)結合在一個(gè)統一優(yōu)化環(huán)境中的新架構。最終，瑞薩發(fā)現 IC Compiler 解決方案比其他備選方案速度更快也更容易使用，甚至在單模設計條件下也是如此。

　　Synopsys設計實(shí)現部總經(jīng)理兼高級副總裁Antun Domic 表示：“長(cháng)期以來(lái)，瑞薩在最具挑戰性的設計領(lǐng)域與Synopsys保持著(zhù)密切合作關(guān)系。通過(guò)選用我們的IC Compiler 解決方案，瑞薩實(shí)現了真正實(shí)時(shí)的多模式優(yōu)化能力，并且在提升性能的同時(shí)縮短了設計時(shí)間?！?/P>